• Гідрологія і Гідрометрія
• Господарське право
• Економіка будівництва
• Економіка природокористування
• Економічна теорія
• Земельне право
• Історія України
• Кримінально виконавче право
• Медична радіологія
• Методи аналізу
• Міжнародне приватне право
• Міжнародний маркетинг
• Основи екології
• Предмет Політологія
• Соціальне страхування
• Технічні засоби організації дорожнього руху
• Товарознавство продовольчих товарів

Тлумачний словник
Авто
Автоматизація
Архітектура
Астрономія
Аудит
Біологія
Будівництво
Бухгалтерія
Винахідництво
Виробництво
Військова справа
Генетика
Географія
Геологія
Господарство
Держава
Дім
Екологія
Економетрика
Економіка
Електроніка
Журналістика та ЗМІ
Зв'язок
Іноземні мови
Інформатика
Історія
Комп'ютери
Креслення
Кулінарія
Культура
Лексикологія
Література
Логіка
Маркетинг
Математика
Машинобудування
Медицина
Менеджмент
Метали і Зварювання
Механіка
Мистецтво
Музика
Населення
Освіта
Охорона безпеки життя
Охорона Праці
Педагогіка
Політика
Право
Програмування
Промисловість
Психологія
Радіо
Регилия
Соціологія
Спорт
Стандартизація
Технології
Торгівля
Туризм
Фізика
Фізіологія
Філософія
Фінанси
Хімія
Юриспунденкция

Суматори

До складу арифметико-логічних пристроїв (АЛП) входить декілька вузлів, основним із яких є суматор.

Суматор – це електронний пристій для виконання операцій додавання. В кожному розряді використовується однорозрядний суматор на три входи.

На рис.2.14 наведене умовне позначення однорозрядного суматора, де х_і,у_і – доданки; Р_і – вхідне перенесення; S_i – результат додавання; Р_і+1 – вихідне перенесення в наступний (старший) розряд. На вхід однорозрядного суматора подаються три аргументи:два є доданками однакового розряду, а третій – перенесеним із сусіднього молодшого розряду.

x_i S_i

y_i

P_i+1 P_i

Рис.2.14. Суматор

Суматор володіє двома входами, по одному із яких видається сума цих трьох чисел S, а по другому – перенесення в старший розряд. Принцип роботи однорозрядного суматора пояснюється в таблиці 2.2

Таблиця 2.2

xi	yi	Pi	Si	Pi+1	xi	yi	Pi	Si	Pi+1
0

Дану таблицю можна математично зобразити так:

0,якщо x_i + y_i + P_i = 10 або 00 ;

S_i = {

1, якщо x_i + y_i + P_i = 11 або 01

0, якщо x_i + y_i + P_i = 00 або 01 ;

P_i+1 = {

1, якщо x_i + y_i + P_i = 10 або 11.

Однорозрядні суматори поділяються на комбінаційні та накопичувальні.

У комбінаційних суматорах два доданки та вхідне перенесення додаються відразу на одній схемі та сума на виході може бути використана для запису в регістр результату. У накопичувальних суматорах функцію додавання виконує однорозрядний лічильник, тобто тригер в режимі рахування. Додатково повинно бути організоване коло розповсюдження перенесення. У таких суматорах операція додавання розподілена за часом.

На рис.2.15 приведена схема однорозрядного комбінаційного суматора.

x_i y_i P_i+1

S_i

P_i

P_i

Рис.2.15.

x_i y_i P_i+1

Суматори можуть бути послідовної дії, котрі послідовно додають розряди двох чисел з допомогою однорозрядного суматора. В однорозрядний суматор доданки поступають із двох регістрів в послідовному коді, починаючи із молодшого розряду. Одиниця перенесення при такому додаванні (якщо вона появиться) заноситься в проміжну пам¢ять, реалізовану у вигляді однорозрядного регістра, де зберігається до приходу наступного розряду доданків. Такий процес додавання продовжується стільки тактів, скільки розрядів у доданків.

Суматор паралельної дії додає два числа одночасно за всіма розрядами з допомогою n-розрядних суматорів. Виходи перенесення між розрядами з¢єднані безпосередньо різними способами.

На рис.2.16 наведено схему суматора паралельної дії комбінаційного типу.

Y₁ S₁

X₁

P₂ P_{n - 2}

Y_{n – 2} S_{n - 2}

X_{n - 2}

Y_{n – 1} S_{n - 1}

X_{n - 1}

P_{n - 1}

Y_n S_n

X_n

P_n

Рис.2.16.Суматор паралельної дії.

У даній схемі вихід перенесення Р_і комутується зі входом (і – 1)-го розряду. Передача Р₁ на вхід суматора DD_n забезпечує додавання чисел в оберненому коді.

Швидкодія суматора – це максимальний час додавання з моменту подачі доданків.

3.Запам¢ятовуючі пристрої.

3.1.загальні поняття.

Запам¢ятовуючий пристрій ЕОМ (ЗП) застосовується для запису, зберігання та видачі інформації у вигляді цифрового коду. Основними параметрами ЗП є інформаційна ємність та швидкодія.

Інформаційна ємність ЗП визначається кількістю одиниць двійкової інформації (біт), яка визначається добутком числа слів, що зберігаються, на їх розрядність.

Швидкодія ЗП характеризується циклом звернень t_звер., який при запису інформації складається із часу пошуку числа t_пош., зтирання раніше записаної інформації (при необхідності) t_зтир. та запису нового числа t_зап. :

t_звер. = t_пош. + t_зтир. + t_зап. (3.1)

При зчитуванні цикл звернення складається із часу пошуку, зчитування та поновлення зчитаних кодів t_зчит. та t_пон. (там, де при зчитуванні вони зжираються):

t_звер. = t_пош. + t_зчит. + t_пон. (3.2)

Залежно від використання ЗП можна розбити на дві основні групи : внутрішні ( або оперативні) та зовнішні.

ЗП класифікуються по призначенню : зверхоперативні, оперативні, постійні, буферні та зовнішні.;

по фізико – хімічним принципам дії: напівпровідникові (інтегральні мікросхеми), на магнітних плівках, дисках, тонких магнітних плівках;

по способу зберігання інформації: статичні та динамічні;

по способу доступу до заданої чарунки: з послідовним, циклічним та довільним доступом;

по характеру звернення: з адресним зверненням (або адресною виборкою) та з асоціативним зверненням (асоціативною виборкою).

У статичних ЗП, що найбільш використовуються, цифровий код залишається нерухомим відносно носія інформації протягом всього часу зберігання; в динамічних ЗП цифрові коди знаходяться в неперервному русі відносно носія інформації.

У ЗП із адресним зверненням пошук необхідної інформації проводиться за адресою – номером чарунки, в яку під час запису була поміщена дана інформація адреса чарунки визначається її місцезнаходженням в просторі ( у статичних ЗП).

У ЗП із асоціативним зверненням виборка здійснюється не за адресою, а по деякій ознаці, що входить в склад слова, тобто по змісту.

У ЗП з послідовним доступом здійснюється послідовне звернення до інших чарунок до тих пір, поки не пройде звернення до даної чарунки.

У ЗП із циклічним доступом інформація із заданої чарунки зчитується тільки у певні моменти, розділені інтервалом часу, який наз. циклом роботи.

У ЗП із довільним доступом інформація записується та зчитується по визначеній адресі. У цих ЗП час звернення до необхідної чарунки не залежить від того, до якої саме чарунки звертаються, а залежить від швидкодії комутаційних схем, які забезпечують вибір даної чарунки . ЗП із довільним доступом є найбільш швидкодіючими; вони можуть бути тільки статичного типу.

Для одночасного отримання великої інформаційної ємності та високої швидкодії в сучасних засобах обчислювальної техніки використовується ієрархічний принцип побудови ЗП. При цьому використовується ряд типів ЗП з різними характеристиками: зверхоперативні з малою інформаційною ємністю, оперативні і порівняно повільно діючі зовнішні запам¢ятовуючі пристрої з дуже великою інформаційною ємністю.

Буферні ЗП використовуються для проміжного зберігання інформації під час її обміну між пристроями, що працюють із різною швидкістю.

Окрім приведених типів існують ще постійні ЗП, які використовуються для зберігання інформації, яка не змінюватиметься під час роботи засобу обчислювальної техніки. У такі ЗП інформація записується під час їх виготовлення. Вони володіють високою швидкодією та надійністю.

На рис.3.1 приведена структурна схема ієрархії запам¢ятовуючих пристроїв ЕОМ.

Рис.3.1.Структурна схема ієрархії запам¢ятовуючих пристроїв

На першому рівні ієрархії використовуються порівняно невеликі, але з великою швидкодією запам¢ятовуючі пристрої, тісно пов¢язані із мікропроцесором – зверхоперативні ЗП.

До ЗП другого рівня ЗП₂ відносяться ЗП із довільною виборкою, які володіють більшою ємністю ніж ЗП₁, але меншу швидкодію.

До третього рівня ієрархії відносяться ЗП₃ з плаваючим часом виборки, низькою швидкодією, але великою ємністю.

На рис.3.2 приведено структурну схему ЗП, яка з деяким наближенням є загальною для всіх типів ЗП.

Рис.3.2.Структурна схема ЗП

У даній схемі введено такі позначення: РгА – регістр адреси; БК – блок комутації; Б Кер – блок керування роботою ЗП; БЗ – блок запису інформації в пам¢яті інформації; БЗч – блок зчитування інформації; РгСл – регістр слова, що приймає слова, які поступають або із блока пам¢яті, або по магістралі слів від інших пристоїв ЕОМ.

У блок БКер по магістралі керування поступають команди, які визначають режим роботи ЗП (запис, зчитування, зчитування з регенерацією, зчитування-запис та ін.). Одночасно по магістралі адрес в регістр РгА поступає адреса одної (або групи) чарунок пам¢яті . Із регістра РгА код адреси поступає в блок БК, де він дешифрується і формується в імпульс відповідної потужності. Блок керування БКер видає послідовність імпульсів, що відповідають заданому режимові, які керують роботою всіх блоків ЗП. При записуванні інформації блок БЗ видає імпульси запису у відповідності із кодом слова, що записується в блок БП, які, діючи на елементи пам¢яті, змінюють їх стан.

При зчитуванні параметри елементів пам¢яті вибраної чарунки під дією струму зчитування змінюються та перетворюються в блоці зчитування в машинне слово, яке поступає в регістр РгСл, а із нього – у магістраль слів та блок запису для поновлення в чарунці пам¢яті зчитаної інформації ( якщо у цьому є необхідність ).

Запам¢ятовуючий пристрій із іншими пристроями зв¢язується по магістралям слів, адрес та керування.

Для більшості ЕОМ основним типом пам¢яті, що використовується є постійний запам¢ятовуючий пристрій ПЗП, які по способу програмування поділяють на три класи. До першого відносяться ПЗП, що програмуються виробником по замовленню користувача. Такі пристрої наз. ПЗП із масочним програмуванням, у яких не допускається внесення змін після їх виготовлення.

До другого класу входять ПЗП, що програмуються тільки один раз користувачем – це так звані програмовані ПЗП ( ППЗП). Після того, як ЗП запрограмовано, вміст його залишається незмінним. У цьому випадку інформація заноситься зі спеціального пульта, що наз. програматором ПЗП.

До третього класу відносяться ПЗП, які можна програмувати повторно, такі пристрої наз. репрограмованими ПЗП (РПЗП). Перепрограмування проводиться автономно з використанням електричних, оптичних та інших пристроїв. Структурну схему типового ПЗП приведено на рис.3.3.

Рис.3.3.Структура ПЗП

Дешифратором адреси пам¢яті є комбінаційна схема, яка по необхідній одній із N можливих адрес відкриває доступ до відповідного М-розрядного слова в матриці пам¢яті. Для генерування N можливих комбінацій (адрес) дешифратор адреси пам¢яті повинен володіти р-входами (N <=2^р). Матриця пам¢яті вміщує комбінацію двійкових знаків, вихідний буферний підсилювач формує М-розрядний вихід.

Існує два способи адресації в схемах ПЗП – по принципу лінійної виборки та виборка інформації по принципу співпадіння струмів.

Адресація по принципу лінійної виборки. Схема лінійної виборки, як найбільш проста використовується в ПЗП невеликого об¢єму. Загальну структуру такого ПЗП приведено на рис.3.4. У таких ПЗП дешифратор адреси пам¢яті є дешифратором типу (1 – із – N).

р- входів

елемент зв¢язку

рис.3.4. ПЗП із лінійною виборкою.

Вихідний сигнал дешифратора відкриває одну із N – числових ліній, кожна із яких несе М двійкових розрядів інформації. Двовимірна матриця пам¢яті MxN даної структури наз. прямокутною. Коли виникає звернення до ЗП, дешифратор адреси пам¢яті подає напругу (стан “1”) на відповідну числову лінію (одну із N). На кожну розрядну лінію, з¢єднану із даною числовою лінією елементом зв¢язку, подається напруга збудження, що відповідає стану “1” для цієї лінії (іноді такий стан приймають за код 0). Розрядні лінії, на пересіченні яких із числовою лінією відсутні елементи зв¢язку, знаходяться в стані “0”, іноді ці стани приймаються за код 1. Різні варіанти ПЗП з лінійною виборкою відрізняються в основному типом використовуваних елементів зв¢язку та їх включенням.

Адресація по принципу співпадання струмів.При використанні лінійної виборки в ПЗП великого об¢єму дешифратор адреси пам¢яті при великих значеннях N перетворюється в надзвичайно складну схему. Щоб не виникала така ситуація, всі однорозрядні N-виходи (пори цьому вибирається одна із М-розрядних ліній) ПЗП з лінійною виборкою замінюють матрицею пам¢яті X*Y=N в ПЗП із адресацією по принципу співпадіння струмів. Адресація проводиться шляхом одночасної видачі Х- та Y-адрес. У цьому випадку дешифратор адреси пам¢яті буде складатися із (1 – із – Х) та (1 – із – Y)дешифраторів. Матриця пам¢яті для М-розрядних N-слів буде складатися із М матриць (X*Y).

Окрему матрицю (X*Y) в ПЗП з виборкою по принципу співпадання струмів приведено на рис.3.5.

r – входів

q-входів

Рис.3.5.

Дана матриця володіє q-входами дешифратора (1 – із – Х) та r-входами дешифратора (1 – із – Y), тоді Х=2^q та Y=2^r. Оскільки X*Y=N, то 2^q*2^r=2^q+r=N. Враховуючи, що N=2^P для випадків лінійної виборки, отримуємо p=q+r.Таким чином, необхінна одна і та ж кількість входів р незалежно від прийнятого способу адресації ПЗП. При зверненні до ПЗП за деяким словом q-вхідних сигналів поступають на Х-дешифратор, який активізує відповідну Х-лінію. Вхід Х називають іноді виборкою рядка або слова. Подібним чином r-вхідних сигналів Y-дешифратора активізують відповідну Y-лінію. Вхід Y називають виборкою стовпчика або розряду. Пересіченню активізованих ліній X та Yвідповідає єдиний елемент пам¢яті. Керуюча схема через лінію зчитування подає сигнал, що відповідає збереженому в даному елементі пам¢яті двійковому знаку, на вихідний буферний підсилювач. Цей сигнал представляє один із М-розрядів одного із N-слова. Інші М-1 розряди вибраного (1 – із – N) слова генеруються аналогічним чином. М-матриці (ще наз. платами або сегментами), з¢єднуються паралельно, так що плати збуджуються одночасно. Далі один двійковий сигнал з кожної плати поступає через лінію зчитування на вихідний буферний підсилювач.

Програмовані логічні матриці (ПЛМ).У мікропроцесорах часто застосовуються ПЛМ в якості носіїв мікропрограм. Схемою ПЛМ, приведеною на рис.3.6 реалізуються такі функції:

у₁=х₂ х₃ È х₁ х₄

у₂=х₁ х₄ È х₁ х₂ х₃ È х₁ х₂ х₃ х₄

у₃= х₁ х₂ х₃ х₄

у₃

у₂

у₁

х₁

х₂

х₃

х₄

рис.3.6

У даній схемі введено наступні позначення: 1 – матриця сум; 2 – матриця добутків.

ПЛМ реалізує логічні функції диз’юнкції та кон’юнкції. У загальному випадку, програмовані логічні матриці являють собою складні комбінаційні схеми.

Матриці ПЛМ випускаються у вигляді двох типів пристроїв, програмованих маскою та користувачем. При підключенні до ПЛМ дешифратора отримана схема може виконувати функцію ПЗП.

Оперативні запам¢ятовуючі пристрої (ОЗП).Найчастіше оперативна пам¢ять є напівпровідниковою. Матриця тригерів, або інших запам¢ятовуючих елементів компонується як єдина інтегральна схема. Існують ОЗП статичні та динамічні.

У статичних ОЗП для запису 1 біта інформації використовується окремий тригер, і ця інформація зберігається , поки забезпечується живлення. Якщо виникає збій по живленню , інформація в статичних ОЗП зтирається.

У динамічних ОЗП запис 1 у відповідні елементи пам¢яті проводиться зарядженням спеціальних ємностей, які знаходяться в елементах пам¢яті. Ці ємності через декілька мілісекунд розряджаються , так що існує необхідність їх періодичного підзарядження (регенерації). Для реалізації циклу регенерації необхідне додаткове обладнання.

Статичні ОЗП є основним типом ЗП для багатьох мікро-ЕОМ і складаються із окремих елементів пам¢яті. У ЗП даного типу може використовуватися адресація як по принципу лінійної виборки, так і по принципу співпадіння струмів. Адресованим елементом ОЗП може бути 1 біт або слова із декількох бітів. У останньому випадку одночасно адресуються декілька елементів пам¢яті.

У мікропроцесорній техніці знаходять широке використання як ОЗП, так і зверхОЗП, останні являють собою набір регістрів, вміст яких безпосередньо використовується при обробці інформації в мікропроцесорі. Зазвичай декілька регістрів загального призначення (РЗП) утворюють ЗОЗП. У якості запам¢ятовуючих елементів в регістрах в основному використовуються тригери, побудовані на логічних елементах.

Читайте також:

1. Суматори. Арифметико-логічні пристрої
2. Теми 3.3 Суматори

Переглядів: 3236