Тригери типу JK

Таблиця переходів і логічні рівняння RS-тригера

RS-тригером називають запам'ятовуючий елемент з роздільними інформаційними входами для установлення його в стан “0” (R-вхід) і в стан “1” (S-вхід). Назва “RS-тригер” утворена від перших літер слів RЕSЕТ (скинення) і SЕТ (установлення).
У таблиці переходів RS-тригера (табл.3.1) прийняті позначення: Rt, St, Qt – значення логічних змінних у момент часу t на входах R, S і виході Q; Qt+1 – стан тригера після перемикання; К6, К7 – невизначені коефіцієнти на тих наборах, де вхідні сигнали Rt і St одночасно набувають значення одиниці (заборонена комбінація сигналів).

Таблиці переходів відповідає карта Карно (рис.3.5, а), де значення функції Qt+1 для мінтермів Rt, St, , і Rt, St, Qt замінені невизначеними коефіцієнтами К6 і К7. Припустивши, що комбінації вхідних сигналів RtSt = 1 не існує, отримаємо карти Карно для К6 = К7 = 1 (рис.3.5, б) і К6 = К7 = 0 (рис.3.5, в).
Із карт Карно отримуємо логічні рівняння асинхронного RS-тригера:

К6 = К7 = 1, , (3.1)
К6 = К7 = 0, . (3.2)

Логічні вирази (3.1) і (3.2) визначають новий стан тригера Qt+1 залежно від старого стану Qt та вхідних сигналів Rt і St. В подальшому для спрощення індекс t у правій частині логічного виразу опускається.
Асинхронний RS-тригер на елементах НЕ І. Перетворимо логічний вираз (2.1) до виду, зручного для реалізації на елементах НЕ І:

. (3.3)

Схема асинхронного RS-тригера на двох елементах НЕ І з логічними зв'язками на основі виразу (3.3) показана на рис.3.6, а. Особливістю цього тригера є інверсне керування за інформаційними входами, що відображається в умовному графічному позначенні.
Із аналізу діаграм роботи RS-тригера випливає, що елементи НЕ І в схемі перемикаються послідовно. Є інтервал часу, коли на обох виходах встановлюються однакові сигнали Q = 1 і = 1 (рис.3.6, в, заштриховані області) – явище “ризик”.

Тривалість перемикання тригера визначається сумою затримок: tп.т = 2tp. Тривалість вхідного сигналу визначається з умови ti ≥ tп.т. На практиці для надійності перемикання тригера тривалість вхідного імпульсу збільшують на одну затримку, тобто ti = 3tp. Максимальна і робоча частоти перемикання тригера відповідно дорівнюють fmax = 1/(2tp) і fp = 1/(3tp).
Асинхронний RS-тригер на елементах НЕ ЧИ. Перетворимо логічний вираз (3.2) до вигляду, зручного для реалізації на елементах НЕ ЧИ:
<center (3.4) Схема асинхронного RS-тригера на двох елементах НЕ ЧИ з логічними зв'язками на основі виразу (3.4) показана на рис.3.7, а.
Із аналізу діаграм роботи RS-тригера випливає, що елементи НЕ ЧИ в схемі перемикаються послідовно. Є інтервал часу, коли на обох виходах установлюються однакові сигнали Q = 0 і =0, – явище “ризик”(рис.3.7, в). Часові параметри даного тригера аналогічні параметрам тригера, зображеного на схемі рис.2.7, а

Синхронний RS-тригер на елементах НЕ І. Для побудови синхронного RS-тригера на елементах НЕ І треба замінити в логічному виразі (3.3) змінні S і R на сполучення CS і CR, де C – синхро-сигнал:

. (3.5)

Схема синхронного RS-тригера на чотирьох елементах НЕ І з логічними зв’язками на основі виразу (3.5) показана на рис.3.8, а. Елементи D1 і D2 складають схему керування з прямими входами, а елементи D3 і D4 утворюють фіксатор (асинхронний RS-тригер).

При значенні сигналів CS = 1 на виході елемента D1 встановлюється лог. 0 і тригер перемикається в стан “1”.
При значенні сигналів СR = 1 на виході елемента D2 встановлюється лог. 0 і тригер перемикається в стан “0”. Комбінація вхідних сигналів CSR = 1 заборонена, оскільки призводить до невизначеного стану тригера.
Із часової діаграми (рис.3.8, б) випливає, що час перемикання тригера tп.т = 3tp, а тривалість синхросигналу (з урахуванням запасу на одну затримку) визначається з умови tС = 4tp. Максимальна і робоча частоти перемикання тригера відповідно дорівнюють: fmax = 1/3tp і fp = 1/4tp.
Синхронний RS-тригер на елементах НЕ ЧИ. Для побудови синхронного RS-тригера на елементах НЕ ЧИ належить замінити в логічному виразі (3.4) змінні S і R на сполучення і :

(3.6)

Схема синхронного RS-тригера на чотирьох елементах НЕ ЧИ з логічними зв'язками на основі виразу (3.6) показана на рис.3.9. Елементи D1 і D2 складають схему керування з інверсними входами, а елементи D3 і D4 утворюють фіксатор (асинхронний RS-тригер).

При значенні сигналів = 0 і = 0 на виході елемента D2 встановлюється лог. 1 (тобто CS = 1) і тригер переключається в стан “1”. При значенні сигналів = 0 і = 0 на виході елемента D1 встановлюється лог. 1 (тобто CR = 1) і тригер переключається в стан “0”. Комбінація сигналів = = = 0 заборонена, тому що призводить до невизначеного стану тригера.
Двоступеневі RS-тригери. Двоступеневі тригери будують за способом “М–S” і забезпечують поєднання двох процесів – одночасного записування нової інформації та зчитування старої. Під час дії синхроімпульсу С перший ступінь “М” (Маster – основний) приймає нову вхідну інформацію, а другий ступінь “S” (Slavе – допоміжний) в цей же час передає у зовнішні схеми стару інформацію. Після закінчення синхроімпульсу С інформація з першого ступеня переписується у другий ступінь.
При однофазному (однотактному) обміні інформацією зв’язок між ступенями реалізується за допомогою інвертора (рис.3.10, а), забороняючих зв'язків (рис.3.10, б) або різнополярного керування (рис.3.10, в). При двотактному обміні зв'язок між ступенями забезпечується двома серіями синхросигналів – С1 і С2 (рис.3.10, г).

Тригером типу JK називається запам'ятовуючий елемент з двома стійкими станами та інформаційними входами J (аналог S) і К (аналог R), які забезпечують відповідно роздільну установку станів “1” і “0”. Він функціонує подібно до RS-тригера, але при збігу сигналів JK = 1 переключається в протилежний стан, тобто реалізує додавання сигналів за модулем два. Таким чином, JK-тригер не має заборонених комбінацій вхідних сигналів. Тригер типу JK є універсальним, оскільки може виконувати функції RS-тригера (при роздільному надходженні сигналів J і К), Т-тригера (при одночасній подачі сигналів J і К), D-тригера (при подачі сигналу від входу J через інвертор на вхід K). Зміна станів JK-тригера наведена в табл.3.2; за допомогою карти Карно (рис.3.11) отримуємо наступне рівняння для тригера:

. (3.7)

Для побудови одноступеневого синхронного JK-тригера на елементах НЕ I потрібно замінити в рівнянні (3.7) змінні К і J на сполучення СК і JK, після чого виконати перетворення на основі правил подвійної інверсії та правил де Моргана:

. (3.8)

У схемотехніці потенціальних тригерів в основному застосовують двоступеневі синхронні JK-тригери на елементах НЕ І (рис.3.13). Нова інформація знімається з виходів Q основного М- ступеня, а стара – з виходів Q* допоміжного S-ступеня.

Із часових діаграм (рис.3.13, б) слідує: при застосуванні JK-тригера для зберігання інформації сигнали на входи J і K подаються почергово; при збігові сигналів на входах J і K реалізується лічильний тригер (на практиці ці входи часто монтажно об'єднуються). Час перемикання JK-тригера визначається сумою затримок першого і другого ступенів і дорівнює tп.тт = 7tр. На виході S-ступеня нова інформація з'являється після спаду сигналу C.

Читайте також:

<== попередня сторінка	\|	наступна сторінка ==>
Динамічні параметри тригерів	\|	D-тригер з динамічним керуванням

Не знайшли потрібну інформацію? Скористайтесь пошуком google:

Генерація сторінки за: 0.006 сек.