Timer/Counter1 Control Register A (TCCR1A)

Біт $2F($4F) R/W Поч.знач.								TCCR1A
COM1A1	COM1A0	COM1B1	COM1B0	-	-	PWM11	PWM10
R/W	R/W	R/W	R/W	R	R	R/W	R/W

Рис. 5.7 - Регістр А керування Таймером-лічильником 1 (TCCR1A)

Біти 7,6 - COM1A1, COM1A0 (Compare Output Mode1A, Bits 1 and 0). Режим виходу збігу, біти 1 і 0. Ці керуючі біти задають відгук виводу OC1A (Output Compare pin 1) процесора на збіг вмісту регістрів порівняння OCR1A і TC1 TCNT1. Оскільки це альтернативна функція порту, відповідна лінія порту повинна бути конфігурована на вихід (біт напрямку регістра DDRn повинен бути нульовим). Конфігурація керуючих бітів показана в табл.5.2.

Біти 5,4 - COM1B1, COM1B0 (Compare Output Mode1B, Bits 1 and 0). Режим виходу збігу, біти 1 і 0. Ці керуючі біти задають відгук виводу OC1B (Output Compareв pin 1) процесора на збіг вмісту регістрів порівняння OCR1B і TC1 TCNT1. Конфігурація керуючих бітів - аналогічна бітам COM1A1, COM1A0.

Таблиця 5.2

Установка режиму збігу.

COM1A1	COM1A1	Опис
		Таймер/лічильник 1 відключений від виводу OC1A
		Перемикання виходу OC1A
		Скидання (0) виводу OC1A
		Установка (1) виводу OC1A

В режимі ШІМ ці біти мають інші функції, які зазначені в таблиці 5.6. При зміні бітів COM1x1/COM1x0, переривання по збігу повинно бути заборонено очищенням відповідного біта в регістрі TIMSK. У противному випадку переривання може відбутися під час зміни бітів.

Біти 5..2 - зарезервовані. В AT90S8535 ці біти зарезервовані й завжди читаються як 0.

Біти 1,0 - PWM11, PWM10 (Pulse Width Modulator Select Bits). Біти установки ШІМ: Ці біти встановлюють режим роботи TC1 у якості ШІМ (табл.5.3). Докладніше цей режим буде розглянуто нижче.

Таблиця 5.3

Установка режиму роботи ШІМ.

PWM11	PWM10	Опис
		Робота ШІМ заборонена
		8-розрядний ШІМ
		9-розрядний ШІМ
		10-розрядний ШІМ

Timer/Counter1 Control Register B (TCCR1B)

Біт $2E ($4E) R/W Поч.знач.								TCCR1B
ICNC1	ICES1	-	-	CTC1	CS12	CS11	CS10
R/W	R/W	R	R	R/W	R/W	R/W	R/W

Рис. 5.8 - Регістр B керування Таймером/Лічильником 1 (TCCR1B)

Біт 7 - ICNC1 (Input Capture1 Noise Canceler (4 CKs)). Пригнічувач вхідного шуму входу захвату. Якщо цей біт скинутий в «0», пригнічення вхідного шуму входу захвату заборонено. При цьому захват спрацьовує по першому заданому (наростаючому або спадаючому) фронту сигнала на виводі ICP (Input Capture Pin). При установці біта ICNC1 обробляються чотири послідовні вибірки сигналу на виводі ICP. Для спрацьовування захвату всі вибірки повинні відповідати рівню, заданому бітом ICES1. Частота вибірок дорівнює тактовій частоті процесора.

Біт 6 - ICES1 (Input Capture1 Edge Select). Вибір фронту сигнала захвату. Якщо біт ICES1 скинутий в «0» вміст TC1 переписується в регістр захвату по спадаючому фронту сигналу на виводі ICP. Якщо біт установлений - по наростаючому фронту сигналу.

Біти 5,4 - зарезервовані. В AT90S8535 ці біти зарезервовані й завжди читаються як 0.

Біт 3 - CTC1 (Clear Timer/Counter1 on Compare Match). Очищення таймера лічильника 1 по збігу. Якщо біт установлений вувуу «1», таймер/лічильник 1 встановлюється в $0000 у такті, наступному|слідуючому| за подією збігу. Якщо біт скинутий, таймер/лічильник 1 продовжує рахувати, поки не буде зупинений, скинутий, відбудеться його переповнення або зміна напрямку рахунку. У режимі ШІМ цей біт не працює.

Біти 2,1,0 - CS12, CS11, CS10 (Clock Select1, Bits 2, 1 and 0). Вибір способу тактування (табл.5.4). Ці біти визначають джерело рахункових імпульсів для TC1.

Таблиця 5.4

Вибір джерела рахункових імпульсів.

CS12	CS11	CS10	Опис
			Таймер/лічильник зупинений
			CK
			CK/8
			CK/64
			CK/256
			CK/1024
			Зовнішній вивід T1, наростаючий фронт
			Зовнішній вивід T1, спадаючий фронт

Читайте також:

<== попередня сторінка	\|	наступна сторінка ==>
Розрядний таймер/лічильник 1	\|	Timer/Counter1 (TCNT1H, TCNT1L)

Не знайшли потрібну інформацію? Скористайтесь пошуком google:

Генерація сторінки за: 0.005 сек.