Прийом даних.

Структурна схема передавача модуля UART наведена на мал.9.2. Логічна схема приймача обробляє сигнал на виводі RXD із частотою в 16 більше швидкості передачі (для обробки одного біта прийнятої послідовності, виробляється 16 вибірок вхідного сигналу). У стані очікування одна вибірка логічного нуля інтерпретується як спадаючий фронт стартового біта, після чого запускається послідовність виявлення стартового біта. Якщо в першій вибірці сигналу виявлено нульовий відлік, приймач обробляє 8, 9 і 10-у вибірки сигналу на виводі RXD. Ці вибірки показані жирними штрихами на мал.9.3. Якщо хоча б дві із трьох вибірок дорівнюють логічній одиниці, стартовий біт вважається шумом і приймач чекає наступного переходу з 1 в 0.

Рис. 9.1 - Структурна схема передавача UART

Рис. 9.2 - Структурна схема приймача UART

Якщо виявлено стартовий біт, починається обробка біт даних. Рішення про рівень даних також проводиться по 8, 9 і 10-й вибірці вхідного сигналу, рівень вхідного сигналу визначається по рівності двох вибірок. Після того як рівень даних визначений, дані всуваються в регістр зсуву приймача.

Для визначення стопового біта хоча б дві із трьох вибірок вхідного сигналу повинні бути рівні 1. Якщо ця умова не виконується, у регістрі USR установлюється прапорець помилки кадру FE. Перед читанням даних з регістра UDR користувач повинен перевіряти біт FE для виявлення помилок кадру.

Рис. 9.3 - Обробка прийнятих даних в UART

Незалежно від прийняття правильного стопового біта по закінченню прийому символу прийняті дані переписуються в UDR і встановлюється прапорець RXC у регістрі USR. Фізично регістр UDR складається із двох окремих регістрів, один використається для передачі даних, інший - для прийому. При читанні UDR відбувається доступ до регістра приймача, при записі - до регістра передавача. При обміні 9-бітовими даними 9-й біт прийнятих даних записується в біт RXB8 регістра UCR.

Якщо при прийманні символу з регістра UDR не був прочитаний попередній символ, у регістрі UCR установлюється прапорець переповнення - OR. Установка цього біта означає, що останній прийнятий байт даних не переписується з регістра зсуву в регістр UDR і буде загублений. Біт OR буферований і обновляється при читанні правильних даних з UDR. Таким чином, користувач завжди може перевірити стан OR після читання UDR і виявити переповнення, що відбулися.

При скиданні біта RXEN у регістрі UCR прийом даних забороняється. При цьому вивід PD0 можна використати для введення/виведення загального призначення. При установці RXEN, приймач підключений до виводу PD0 незалежно від стану біта DDD0 у регістрі DDRD.

Читайте також:

<== попередня сторінка	\|	наступна сторінка ==>
Передача даних	\|	Керування UART

Не знайшли потрібну інформацію? Скористайтесь пошуком google:

Генерація сторінки за: 0.004 сек.