• Гідрологія і Гідрометрія
• Господарське право
• Економіка будівництва
• Економіка природокористування
• Економічна теорія
• Земельне право
• Історія України
• Кримінально виконавче право
• Медична радіологія
• Методи аналізу
• Міжнародне приватне право
• Міжнародний маркетинг
• Основи екології
• Предмет Політологія
• Соціальне страхування
• Технічні засоби організації дорожнього руху
• Товарознавство продовольчих товарів

Тлумачний словник
Авто
Автоматизація
Архітектура
Астрономія
Аудит
Біологія
Будівництво
Бухгалтерія
Винахідництво
Виробництво
Військова справа
Генетика
Географія
Геологія
Господарство
Держава
Дім
Екологія
Економетрика
Економіка
Електроніка
Журналістика та ЗМІ
Зв'язок
Іноземні мови
Інформатика
Історія
Комп'ютери
Креслення
Кулінарія
Культура
Лексикологія
Література
Логіка
Маркетинг
Математика
Машинобудування
Медицина
Менеджмент
Метали і Зварювання
Механіка
Мистецтво
Музика
Населення
Освіта
Охорона безпеки життя
Охорона Праці
Педагогіка
Політика
Право
Програмування
Промисловість
Психологія
Радіо
Регилия
Соціологія
Спорт
Стандартизація
Технології
Торгівля
Туризм
Фізика
Фізіологія
Філософія
Фінанси
Хімія
Юриспунденкция

Будова шини ISA

План

Література

Передача і прийом послідовних даних

Існує кілька способів прийому і передачі даних через послідовний порт: за допомогою команд операційної системи, переривань BIOS чи безпосереднього доступу до порту. Останній спосіб найбільш зручний при проведенні операцій введення/виведення загального призначення. Розглянемо приклад для порту СОМ1. Щоб передати дані, можна записати їх безпосередньо в буферний регістр передавача 3F8hвикористовуючи наступний оператор мови QBASIC:

OUT 3F8h,X

де X - дані в десятковому форматі. Для одержання даних з порту СОМ1 зчитуються дані з буферного регістра приймача 3F8h. Зцією метою використовується інший оператор мови QBASIC (Y - вхідні дані в десятковому форматі):

Y=INP(3F8h)

Наступні дві процедури написані на мові ТР6 і виконують ті ж функції.

(*Бібліотека ресурсів № А10 (запис даних в буферний регістр передавача).*)

Procedure write_transmit_buffer(RS232_address,output_byte:integer);

Begin

port(RS232_address):=output_byte;

end;

(*Бібліотека ресурсів № A12 (зчитування даних з буферного регістра прий-мача).*)

Function read_receive_buffer(RS 232_addгеss,output_byte: integer]: integer;

begin

read_receive_buffer:=port(RS232_address);

end;

Нижче показані дві функції, написані на Turbo Pascal для Windows.

(*Бібліотека ресурсів № А10 (запис даних в буферний регістр передавача).*)

Function write_transmit_butfer(RS232_address;output_byte:integer):integer; export;

begin

port(RS232_address):=output_byte;

end;

(*Бібліотека ресурсів № A11 (читання даних з буферного регістра прийма-ча). *)

Function read_reseive_buffer(RS232_address,output_byte:integer):integer; export;

begin

read_reseive_buffer:=port(RS232_address);

end;

1. Агуров П.В. Последовательные интерфейсы ПК. Практика программирования. – СПб.: БХВ-Петербург, 2004. – 476 с.

2. Лапин А.А. Интерфейсы. Выбор и реализация. – М.: Техносфера, 2005. – 168 с.

3. Новиков Ю.В., Калашников О.А., Гуляев С.Э. Разработка устройств сопряжения для персонального компьютера типа IBM PC. – М.: ЭКОМ, 1997. – 224 с.

7.1. Будова шини ISA

7.2. Сигнали шини ISA

7.3. Цикли шини

Шина ISA (Industrial Standart Arhitecture) є фактично стандартною шиною для персональних комп'ютерів типа IBM PC/AT і сумісних з ними. На основі ISA створено більш сучасні шини (EISA, PCI), які мають подібні принципи роботи.

При описі шини доцільно представити комп'ютер як материнську плату (motherboard) і зовнішні плати, які взаємодіють між собою і ресурсами материнської плати через шину ISA. Всі пристрої шини можна поділити на пасивні і активні (власники шини). У кожний момент часу у шини може бути тільки один власник (центральний процесор, контролер прямого доступу до пам’яті, контролер регенерації пам’яті або зовнішня плата).

Рис.1. Основні пристрої, що під’єднуються до ISA

Центральний процесор (ЦП, 8, 16, 32 розрядні дані) - є основним задатчиком на шині (за замовчуванням). Контролер ПДП і контролер регенерації пам'яті можуть стати задатчиками на шині, тільки заздалегідь заборонивши роботу ЦП. Процес заборони роботи ЦП полягає у виробленні сигналу запиту на ПДП і прийому сигналу підтвердження ПДП.

Зовнішня плата (8 або 16 розрядні дані) - взаємодіє з рештою пристроїв через роз'єм на шині ISA, 16 розрядна плата може ставати задавачем (власником) на шині для доступу до пам'яті або пристроїв введення/виведення. Якщо ЦП є задатчиком на шині, то зовнішня плата може функціонувати тільки в режимі пам'яті або пристрою вводу/виводу.

До шини ISA під’єднується такий пристрій, як „Перестановник байтів даних”, який дозволяє обмінюватися даними 16-розрядним і 8-розрядним пристроям.

Особливість шини ISA в тому, що її тактовий сигнал (8 МГц) не співпадає з тактовим сигналом процесора, тому швидкість обміну по ній нижча за швидкість обміну процесор-пам’ять.

ISA – це 16-розрядна системна магістраль середньої швидкодії з розділеними шинами даних і адреси, обмін здійснюється 8 і 16 розрядними даними.

Адресний простір при зверненні до пам'яті

Максимальний адресний простір при зверненні до пам'яті, підтримуваний шиною ISA, 16 Мб (24 лінії адреси), але не всі слоти підтримують повністю цей адресний простір. Коли задатчик на шині здійснює доступ до пам'яті на материнській платі або до пам'яті, встановленої в слот, він повинен дозволяти сигнали -MEMR або -MEMW; апаратно на материнській платі додатково дозволяються сигнали -SMEMR і -SMEMW, якщо необхідна адреса знаходиться в межах першого мегабайта адресного простору. До 8-розрядних слотів підведені тільки лінії -SMEMR і -SMEMR, SD<7...0> і SA<19...0>.

Адресний простір для пристроїв вводу/виводу

Максимально адресний простір для пристроїв введення/висновку, підтримуване шиною ISA складає 64 Кб (16 адресних ліній). Всі слоти підтримують 16 адресних ліній. Перші 256 адрес зарезервовані для пристроїв, розташованих, як правило, на материнській платі - регістри контролера ПДП, контролера переривань, годинника реального часу, таймера-лічильника і інших пристроїв, потрібних для сумісності різних комп'ютерів.

Не дивлячись на те, що для вибору адреси ПВВ (пристрою вводу/ виводу) доступні всі 16 сигналів адреси, традиційно для адрес ПВВ в комп'ютерах серії IBM PC/XT/AT використовувалися тільки перші 10 розрядів адреси. Тому для зовнішньої плати слід використовувати "вікна" в існуючому зараз розподілі адрес стандартних ПВВ для комп'ютерів IBM PC/AT.

Апаратно шина має 2 роз’єми: 62-контактний і 36 контактний.

На материнській платі звичайно розміщується від 2 до 8 роз’ємів ISA.

Рис.2. Конструктивне виконання плат, що вставляються в роз’єм ISA

Загальне число встановлюваних в роз'єми шини плат обмежується як здатністю навантаження шини, так і конструктивним виконанням материнської плати. Як правило, допускається встановлювати не більш 8 (п'ять 16-розрядних і три 8-розрядних) зовнішніх плат на шину. Таке обмеження викликане також і відносно невеликою кількістю вільних ліній запитів на ПДП і запитів на переривання, що є на шині.

Зовнішня плата може функціонувати в 5 різних режимах:

1) задатчика шини;

2) пам'яті і пристроїв введення/виведення прямого доступу;

3) пам'яті і пристроїв введення/виведення;

4) регенерації пам'яті;

5) скидання.

Плата може підтримувати будь-яку комбінацію з перших чотирьох режимів; сигналу скидання повинна підкорятися вся плата одночасно.

Читайте також:

1. II. Будова доменної печі (ДП) і її робота
2. Анатомічна будова кісток вільної нижньої кінцівки
3. Анатомо-фізіологічна перебудова організму підлітка
4. Анатомо-фізіологічна перебудова організму підлітка та її вплив на його психологічні особливості й поведінку.
5. Антигенна будова HDV
6. АСОЦІАЦІЯ. ПОБУДОВА АСОЦІАТИВНОГО КУЩА
7. Атмосфера. ЇЇ хімічний склад та будова
8. Атомно-молекулярна будова речовини.
9. Базис і надбудова.
10. Біоелектричні явища в тканинах: будова мембран клітини, транспорт речовин через мембрану, потенціал дії та його розповсюдження.
11. Будова автономної нервової системи
12. Будова активного центру ферментів

Переглядів: 845