Самотестовані ВІС та ВІС з вбудованим тестуванням.

Методи забезпечення тестопридатності.

Методи забезпечення тестопридатності в процесі проектування ВІС умовно поділяють на конструктивні та структурно-логічні.

Серед конструктивних методів виділяють методи шинної архітектури, сигнатурного аналізу і контрольних вузлів.

Метод шинної архітектури полягає в забезпеченні доступу до будь-якого вузла ВІС шляхом переведення вхідних шин усіх вузлів, за винятком аналізованого, у стан високого імпендансу.

Сигнатурний аналіз здійснюється за допомогою регістра зсуву із лінійним зворотним зв'язком, що підключається до обраного контакту. У цьому регістрі запускається тестова програма, у результаті утворюється число-сигнатура, що відображає інформацію про справність схеми.

Суть тестування методом контрольних вузлів очевидна. Необхідно зазначити лише, що у якості цих вузлів можна використовувати як вільні зовнішні контакти, так і спеціальні контрольні точки на кристалі.

Структурно-логічні методи (сканування по рівнях та контрольних регістрів зсуву) використовують для розробки такої логічної структури схеми, при якій можна задавати і зчитувати стани всіх елементів схеми.

Метод сканування по рівнях полягає в тому, що елементи пам'яті схеми в режимі тестування з'єднуються в один регістр зсуву, що дозволяє задавати і зчитувати стани цих елементів. Об'єднання в єдиний регістр зсуву елементів пам'яті на кристалі і створення ланцюгів регістрів зсуву з переходом на більш високий системний рівень дозволяють одержувати тести для всіх рівнів системи. Загальносистемні тести формуються шляхом об'єднання тестів підсистем. Існують модифікації цього методу: сканування з довільною вибіркою, вибіркове сканування та ін.

Існує також комбінований метод, реалізований за допомогою вбудованих (апаратних) засобів контролю. У ньому з'єднані методи сигнатурного аналізу і сканування. Основна ідея полягає в створенні набору елементів пам'яті змінюваної конфігурації (в одному режимі вони працюють як звичайні регістри зсуву, в іншому - як багатовходові регістри зсуву зі зворотним зв'язком), що приводить до істотного скорочення тестів.

Застосування структурно-логічного підходу для забезпечення тестопридатності ВІС на стадії проектування є найбільш перспективним.

Останнім часом поширення одержали самотестовані ВІС і ВІС з вбудованим тестуванням. Такі додаткові схеми тестування можуть працювати в режимі функціонування ВІС або у проміжках між періодами обробки корисної інформації. Перший режим називають прямим, другий − непрямим. У прямому режимі для самотестування (самоконтролю) необхідні додаткові та дублюючі схеми, що може приводити до значного збільшення площі кристала.

Непряме самотестування базується на введенні спеціальних схем з “інтелектом”. Такі схеми реалізуються в наступний спосіб. Спеціальні мікропроцесори перевіряють свою пам'ять, регістри, команди і т.д. Потім тесто-програма заноситься в пам'ять і виконується між періодами нормального функціонування схеми. ВІС з інтелектом забезпечують тільки функціональну верифікацію.

Структурне самотестування здійснюється шляхом занесення в пам'ять (яка реалізується на кристалі) структурно-генерованих тестів. До пам'яті додаються схеми керування для проведення процедури тестування. Основним недоліком структурного самотестування є вимога до додаткової площі кристала. Проектування самотестованих та ВІС з вбудованими тестами здійснюється в рамках звичайного проектування з використанням апарату верифікації.

Читайте також:

МДН-транзистори з вбудованим каналом

<== попередня сторінка	\|	наступна сторінка ==>
Контролепридатність ВІС.	\|	Типи діаграм та їх різновиди.

Не знайшли потрібну інформацію? Скористайтесь пошуком google:

Генерація сторінки за: 0.006 сек.