МАРК РЕГНЕРУС ДОСЛІДЖЕННЯ: Наскільки відрізняються діти, які виросли в одностатевих союзах
РЕЗОЛЮЦІЯ: Громадського обговорення навчальної програми статевого виховання ЧОМУ ФОНД ОЛЕНИ ПІНЧУК І МОЗ УКРАЇНИ ПРОПАГУЮТЬ "СЕКСУАЛЬНІ УРОКИ" ЕКЗИСТЕНЦІЙНО-ПСИХОЛОГІЧНІ ОСНОВИ ПОРУШЕННЯ СТАТЕВОЇ ІДЕНТИЧНОСТІ ПІДЛІТКІВ Батьківський, громадянський рух в Україні закликає МОН зупинити тотальну сексуалізацію дітей і підлітків Відкрите звернення Міністру освіти й науки України - Гриневич Лілії Михайлівні Представництво українського жіноцтва в ООН: низький рівень культури спілкування в соціальних мережах Гендерна антидискримінаційна експертиза може зробити нас моральними рабами ЛІВИЙ МАРКСИЗМ У НОВИХ ПІДРУЧНИКАХ ДЛЯ ШКОЛЯРІВ ВІДКРИТА ЗАЯВА на підтримку позиції Ганни Турчинової та права кожної людини на свободу думки, світогляду та вираження поглядів Контакти
Тлумачний словник |
|
|||||||||||
Контроль конструкторсько-технологічних нормБагаторівневе моделювання Схемотехнічна верифікація
Схемотехнічна верифікація дозволяє розробнику аналізувати аналогові ефекти напівпровідникових пристроїв і одержувати точнішу інформацію про часові параметри проектованої ВІС. Ґрунтується вона на аналізі схем по постійному струмі, у часовій області для малого і великого сигналів. Даний вид верифікації дозволяє обробляти наступні класи схем: чисто аналогові схеми; різні комбінації цифрових і аналогових схем; цифрові схеми в часовій області. Усі ці схеми можуть містити пасивні елементи, незалежні джерела струму і напруги, чотири види залежних джерел струму і напруги, напівпровідникові діоди, біполярні і полярні транзистори й інші напівпровідникові прилади. Ефективність верифікації підвищується, коли вона проводиться після завершення етапу проектування топології, тоді у результаті екстракції стають відомими паразитні елементи, обумовлені дифузійними областями, полікремнієвими доріжками, шарами металізації. Верифікація може здійснюватися для ВІС, представлених декількома рівнями ієрархії електричних моделей.
Варто розрізняти змішане і багаторівневе моделювання. Перший вид моделювання застосовується для верифікації схем, що містять і операційні підсилювачі (розрахунок яких може вестися і в часових, і в частотних областях), і цифрові схеми (на рівні логічних схем). Основна складність при використанні змішаного моделювання − забезпечення інтерфейсів між частинами схем різного класу. При верифікації розробник сам вибирає моделі тієї чи іншої частини проекту. Це може бути поведінковим описом у вигляді тексту або таблиці істинності. Можливо також використовувати апарат кінцевих автоматів, тобто проект задається в термінах станів і переходів зі стану в стан. Відзначимо, що багаторівнева верифікація малоефективна при оцінці точних часових характеристик, ризиків збою і змагань сигналів.
При проектуванні топології ВІС за будь-якою технологією необхідно витримувати мінімально і максимально допустимі розміри всіх областей формування структур. Слід зазначити типові помилки, що виникають при проектуванні топології ВІС. До них можна віднести: перекручування контуру в результаті пропуску чи зрушення однієї з його кутових точок при кодуванні; порушення допуску на мінімальне зближення контурів одного шару, контурів у парі шарів і контуру в шарі; пропуск одного чи декількох контурів; нанесення одного чи декількох контурів, обриви чи розриви контуру металізації. Зазначені помилки виявляються на етапі контролю конструкторсько-технологічних норм. Перелік конструкторсько-технологічних обмежень представлений у таблиці 6.1.
Таблиця 6.1 − Перелік конструкторсько-технологічних обмежень
Тема 8. Контролепридатність ВІС.
1. Контролепридатність ВІС. 2. Методи забезпечення тестопридатності. 3. Самотестовані ВІС та ВІС з вбудованим тестуванням.
Читайте також:
|
||||||||||||
|