БІЛЕТ № 19

Розробити поведінкову VHDL-модель цифрового пристрою, логічна структура якого представлена логічним виразом

Y=not (A or B) and (A or D)

Кожен з логічних елементів, що застосовуються в схемі, слід реалізувати у вигляді окремого об’єкту (entity) з урахуванням затримок часу при спрацюванні елементів, величини яких для кожного з типів логічних операторів задані в таблиці. Формування VHDL-моделі головного пристрою з структурних компонентів слід здійснювати за допомогою механізму включення entity.

Для розробленої VHDL-моделі цифрового пристрою створити випробувальний стенд за допомогою якого перевірити правильність роботи пристрою при всіх можливих комбінаціях його вхідних сигналів. Частоту надходження вхідних векторів у випробувальному стенді визначити на основі обчислення максимального часу обновлення сигналу на виході спроектованого пристрою. У відповідь включити VHDL-коди випробувального стенду, розробленого пристрою та його компонентів, а також результати проведеного модельного експерименту, представлені у вигляді часових діаграм для вхідних та вихідних сигналів пристрою.

Для розв’язання поставленої задачі слід використовувати середовище Active-HDL. В процесі роботи дозволяється використовувати засоби автоматичного генерування коду.

Значення затримок в елементах

Елемент	Величина затримки
And	7 мс
Or	5 мс
Not	3 мс

В колі паралельно конденсатору ємністю С=200 мкФ підключається резистор з опором r₂=5Ом. Визначити струм іта напругу и₂на резисторі при Е=100 В; r=3 Ом; L=0,1 Гн.

Розробити підпрограму генерування послідовності 8-розрядних чисел з наростанням (інкрементуванням) та періодом 20 мс з використанням мови Асемблер мікроконтролерів PIC 16 фірми MICROCHIP.

4. Методи захисту від шуму.

Не знайшли потрібну інформацію? Скористайтесь пошуком google:

Генерація сторінки за: 0.006 сек.