Stack Pointer (SP)

Покажчик стека (SP) являє собою два 8-розрядних регістри з адресами $3E ($5E) і $3D ($5D) (рис.4.6). Для адресації всеї SRAM контролера AT90S8535 необхідно 10 розрядів, тому що останній байт SRAM має адресу $25F. У регістрі SPH біти 2-7 не використовуються, доступні тільки для читання. За умовчанням, у них записані нулі.

Покажчик стека вказує на останню вільну комірку стека. Область стека в ОЗП повинна бути задана до того, як відбудеться будь-який виклик підпрограми або будуть дозволені переривання. Покажчик стека зменшується на 1 при записі даних у стек командою PUSH, і зменшується на 2 при виклику підпрограми командою CALL або обробці переривання. Покажчик стека збільшується на 1 при виборі даних зі стека командою POP і збільшується на 2 при виконанні команд повернення з підпрограми або оброблювача переривання (RET або RETI).

Біт $3E($5E) R/W Поч.знач.								SPH
-	-	-	-	-	-	SP9	SP8
R	R	R	R	R	R	R/W	R/W

Біт $3D($5D)R/W Поч.знач.								SPL
SP7	SP6	SP5	SP4	SP3	SP2	SP1	SP0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Рис. 4.6 - Покажчик стека - SP

Скидання й обробка переривань.

В AT90S8535 передбачено 17 джерел переривань (табл..4.1)

Таблиця 4.1

Таблиця векторів переривань.

Номер вектора	Адреса	Джерело	Опис переривання
	$000	RESET	Вивід скидання. Скидання при подачі живлення й скидання від сторожового таймера
	$001	INT0	Запит зовнішнього переривання 0
	$002	INT1	Запит зовнішнього переривання 1
	$003	TIMER2COMP	Збіг TC2
	$004	TIMER2 OVF	Переповнення TC2
	$005	TIMER1 CAPT	Захоплення TC1
	$006	TIMER1 COMPA	Збіг A TC1
	$007	TIMER1 COMPB	Збіг B TC1
	$008	TIMER1 OVF	Переповнення TC1
	$009	TIMER0 OVF	Переповнення TC0
	$00A	SPI, STC	SPI: передача закінчена
	$00B	UART, RX	Послідовний порт: прийом закінчений
	$00C	UART, UDRE	Послідовний порт: регістр даних порожній
	$00D	UART, TX	Послідовний порт: передача закінчена
	$00E	ADC	Закінчення перетворення АЦП
	$00F	EE_RDY	Готовність EEPROM
	$010	ANA_COMP	Аналоговий компаратор

Ці переривання й скидання мають різні вектори в області пам'яті програм (FLASH). Кожному з переривань присвоєно окремий біт у певних регістрах керування. Якщо біт установлений в «1», і біт I регістра стану SREG дозволяє загальне обслуговування переривань, то дане переривання буде дозволено. Наприклад, для того, щоб було дозволено переривання INT0, необхідно, щоб був виставлений біт INT0 регістра GIMSK (див. рис. 4.5).

Наймолодші адреси пам'яті програм визначені як вектори скидання й переривань від зовнішніх джерел. Повний список векторів переривань наведений у табл.4.1. Цей список визначає й пріоритет різних переривань. Менші адреси відповідають більш високому рівню пріоритету. Найвищий рівень в RESET, наступний|такий| пріоритет в INT0 - зовнішнього запиту переривання 0 і т.д.

Читайте також:

<== попередня сторінка	\|	наступна сторінка ==>
Status Register (SREG)	\|	Джерела скидання

Не знайшли потрібну інформацію? Скористайтесь пошуком google:

Генерація сторінки за: 0.003 сек.