БІЛЕТ № 4

1. Розробити поведінкову VHDL-модель 5-розрядного лічильника, що спрацьовує по спаду імпульсу, з виходом типу integer та входом скидання лічильника. Затримка часу при спрацюванні лічильника складає 40 нс. Всі вхідні імпульси з довжиною меншою за 40 нс лічильником не сприймаються.

Для розробленої VHDL-моделі лічильника на основі компонентів та конфігурацій створити випробувальний стенд, за допомогою якого перевірити правильність роботи пристрою при всіх можливих комбінаціях його вхідних сигналів, при скиданні лічильника та при переповненні лічильника. До відповіді включити VHDL-коди випробувального стенду та розробленого лічильника, а також результати проведеного модельного експерименту, представлені у вигляді часових діаграм для вхідних та вихідних сигналів пристрою.

Для розв’язання поставленої задачі слід використовувати середовище Active-HDL. В процесі роботи дозволяється використовувати засоби автоматичного генерування коду.

2. При якому значенні Х₂ в колі наступить резонанс струмів? Які при цьому будуть струми İ₁, İ₂, İ? Побудувати топографічну діаграму.

Параметри кола:

3. Побудувати дешифратор, що перетворює трьохрозрядний двійковий код в унітарний 8-розрядний за допомогою програмованої логічної матриці.

4. Причини ураження електричним струмом.

Не знайшли потрібну інформацію? Скористайтесь пошуком google:

Генерація сторінки за: 0.003 сек.