Розробити поведінкову VHDL-модель цифрового пристрою, логічна структура якого представлена логічним виразом
Y=not A(1) and A(2) xor (A(3) and A(4))
Кожен з логічних елементів, що застосовуються в схемі, слід реалізувати у вигляді окремого об’єкту (entity) з урахуванням затримок часу при спрацюванні елементів, величини яких для кожного з типів логічних операторів задані в таблиці. Формування VHDL-моделі головного пристрою з структурних компонентів слід здійснювати за допомогою механізму включення entity.
Для розробленої VHDL-моделі цифрового пристрою створити випробувальний стенд за допомогою якого перевірити правильність роботи пристрою при всіх можливих комбінаціях його вхідних сигналів. Частоту надходження вхідних векторів у випробувальному стенді визначити на основі обчислення максимального часу обновлення сигналу на виході спроектованого пристрою. У відповідь включити VHDL-коди випробувального стенду, розробленого пристрою та його компонентів, а також результати проведеного модельного експерименту, представлені у вигляді часових діаграм для вхідних та вихідних сигналів пристрою.
Для розв’язання поставленої задачі слід використовувати середовище Active-HDL. В процесі роботи дозволяється використовувати засоби автоматичного генерування коду.
Значення затримок в елементах
Елемент
Величина затримки
And
5 мс
Xor
8 мс
Not
1 мс
Загальна характеристика синтезу САУ методом реалізації зворотних БЛАЧХ. Порядок побудови і передатні функціїзворотнихБЛАЧХ 1,2,3-го типів.
Розробити програму, що формує сигнал пілкоподібної форми за допомогою ШІМ. Частота сигналу складає 25 Гц. Тактова частота мікроконтролера дорівнює 16 МГц.
Класифікація шумів.
Переглядів: 151
Не знайшли потрібну інформацію? Скористайтесь пошуком google: