Розробити поведінкову VHDL-модель цифрового пристрою, логічна структура якого представлена логічним виразом
Out= not In1(1) and In2(1) xor (In1(2) and In2(2))
Кожен з логічних елементів, що застосовуються в схемі, слід реалізувати у вигляді окремого об’єкту (entity) з урахуванням затримок часу при спрацюванні елементів, величини яких для кожного з типів логічних операторів задані в таблиці. Формування VHDL-моделі головного пристрою з структурних компонентів слід здійснювати за допомогою механізму включення entity.
Для розробленої VHDL-моделі цифрового пристрою створити випробувальний стенд за допомогою якого перевірити правильність роботи пристрою при всіх можливих комбінаціях його вхідних сигналів. Частоту надходження вхідних векторів у випробувальному стенді визначити на основі обчислення максимального часу обновлення сигналу на виході спроектованого пристрою. У відповідь включити VHDL-коди випробувального стенду, розробленого пристрою та його компонентів, а також результати проведеного модельного експерименту, представлені у вигляді часових діаграм для вхідних та вихідних сигналів пристрою.
Для розв’язання поставленої задачі слід використовувати середовище Active-HDL. В процесі роботи дозволяється використовувати засоби автоматичного генерування коду.
Значення затримок в елементах
Елемент
Величина затримки
And
10 мс
Xor
15 мс
Not
12 мс
Синтез послідовних коригувальних устроїв методом реалізації зворотних БЛАЧХ.
Розрахувати необхідну розрядність АЦП мікроконтролера для вимірювання напруги в діапазоні 0,5..2В з точністю 5 мВ.
Природне освітлення та його види.
Переглядів: 157
Не знайшли потрібну інформацію? Скористайтесь пошуком google: