БІЛЕТ № 22

1. Розробити поведінкову VHDL-модель цифрового пристрою, логічна структура якого представлена логічним виразом

Out= A(1) xor B(1) or not (A(2) and B(2))

Кожен з логічних елементів, що застосовуються в схемі, слід реалізувати у вигляді окремого об’єкту (entity) з урахуванням затримок часу при спрацюванні елементів, величини яких для кожного з типів логічних операторів задані в таблиці. Для формування логіки логічних елементів використати таблиці істинності. Формування VHDL-моделі головного пристрою з структурних компонентів слід здійснювати за допомогою механізму включення entity.

Для розробленої VHDL-моделі цифрового пристрою створити випробувальний стенд за допомогою якого перевірити правильність роботи пристрою при всіх можливих комбінаціях його вхідних сигналів. Частоту надходження вхідних векторів у випробувальному стенді визначити на основі обчислення максимального часу обновлення сигналу на виході спроектованого пристрою. У відповідь включити VHDL-коди випробувального стенду, розробленого пристрою та його компонентів, а також результати проведеного модельного експерименту, представлені у вигляді часових діаграм для вхідних та вихідних сигналів пристрою.

Для розв’язання поставленої задачі слід використовувати середовище Active-HDL. В процесі роботи дозволяється використовувати засоби автоматичного генерування коду.

Значення затримок в елементах

Елемент	Величина затримки
And	11 мс
Xor	15 мс
Or	12 мс

2. Інтегральні показники якості САУ.

3. Побудувати мультиплексор на чотири входи за допомогою програмованої логічної матриці.

4. Коефіцієнт природної освітленості (КПО).

Не знайшли потрібну інформацію? Скористайтесь пошуком google:

Генерація сторінки за: 0.004 сек.