Контролепридатність ВІС.

З підвищенням ступеня інтеграції ІС і зменшенням розмірів ЛЕ виникає проблема тестування готових ВІС, тому що контактні контрольні площадки доводиться виключати через дефіцит площі кристала. У результаті багато логічних блоків стають недоступними для контролю і, як наслідок, тестування ВІС ускладнюється і дорожчає. Нагадаємо, що тестування готових ІС є не що інше, як верифікація проекту, виконаного на кристалі. У зв'язку з перерахованими проблемами виникає задача проектування тестопридатних (контролепридатних) ІС. Тестопридатність можна трактувати як кількісну міру простоти тестування. Цифрова ІС з високою тестопридатністю відрізняється наступними особливостями: 1) схема ініціалізується через основні вхідні шини (на усіх вузлах схеми установлюється відоме значення сигналу); 2) внутрішнім станом ІС можна керувати короткою послідовністю вхідних сигналів; 3) для кореляції внутрішніх сигналів не потрібно використовувати всі основні входи; 4) внутрішні стани і внутрішні значення сигналів можуть бути однозначно визначені за інформацією на основних виходах чи у спеціальних тестових точках.

Перші три особливості відображають міру контролепридатності, четверта − міру спостережуваності за ІС. Таким чином, щоб схема була цілком тестопридатною, необхідно, щоб її внутрішні стани легко контролювалися і спостерігалися. Контролепридатність і спостережуваність для всіх сигналів ІС відображає міру тестопригодности ІС у цілому. Програми аналізу тестопридатності ІС на етапах проектування відносяться до апарату верифікації, хоча самі по собі такі програми не дуже потрібні в процесі проектування ІС. Але в сукупності з іншими методами проектування аналіз тестопридатності допомагає розробнику виявити складні частини ВІС.

Під процесом тестування в багатьох випадках мається на увазі порівняння поведінки ВІС з функціональною специфікацією чи структури ВІС (розташування і з'єднання логічних елементів) зі структурою, визначеною описом логічного проекту.

При функціональному тестуванні ВІС перевіряється на коректність функціонування. Але виникає запитання: коли і як робити висновок про коректність функціонування? Наприклад, скільки разів потрібно повторити операцію множення, щоб цілком перевірити схему пристрою множення? Тим більше якщо деталі схеми невідомі, що часто буває на верхніх рівнях ієрархії проекту при проектуванні зверху вниз. На сьогоднішній день проблема автоматичної генерації функціональних тестів не вирішена, тому що не розроблена функціональна модель відмов. Проблема побудови такої моделі дуже складна, якщо не сказати неможлива, через природу відмов і несправностей усередині ВІС на рівні ЛЕ.

Ідентифікацію структури спроектованої ВІС здійснити набагато простіше, ніж функціональну перевірку. При структурному тестуванні використовується модель відмов на рівні ЛЕ. Крім того, структурне тестування і відповідно верифікація вимагають набагато менше тестів. Зменшити число тестів при структурній верифікації можна, виявляючи критичні шляхи проходження сигналу при певному порушенні чи несправності.

<== попередня сторінка	\|	наступна сторінка ==>
Автододавання та автообчислення.	\|	Самотестовані ВІС та ВІС з вбудованим тестуванням.

Не знайшли потрібну інформацію? Скористайтесь пошуком google:

Генерація сторінки за: 0.003 сек.