D-тригер з динамічним керуванням

Таблиця переходів і логічне рівняння D-тригера

Таблиця переходів і логічні рівняння T-тригера

Тригером типу T називається запам'ятовуючий елемент з двома стійкими станами та одним інформаційним T-входом. Стан T-тригера змінюється на протилежний після кожного надходження лічильного сигналу на T-вхід. Логіка функціонування асинхронного лічильного тригера подана таблицею переходів (табл.3.10) і описується логічним рівнянням

. (3.9)

Для побудови асинхронного RS-тригера на елементах НЕ І рівняння (3.9) перетворюється до вигляду, зручного для реалізації у заданому елементному базисі:

. (3.10)

У рівнянні (3.10) для виключення інверсії сигналу Т використовується тотожність . Перемикання тригера визначається сумісною дією лічильних сигналів “T” і зворотного зв'язку виходів Q і . Для виключення “гонок” у тригері сигнали зворотного зв'язку не повинні змінюватися під час дії лічильного сигналу “T”. Затримка вихідного сигналу може здійснюватися лінією затримки (в імпульсно-потенціальній системі елементів) чи додатковим тригером (в потенціальній системі елементів). Схема одноступеневого асинхронного T-тригера на елементах НЕ І з логічними зв'язками відповідно до рівняння (3.3) показана на рис.3.14. Сигнали з виходів елементів D1 і D2 затримуються на час Δt, що дорівнює тривалості лічильного сигналу на T-вході.

Надійні структури лічильних тригерів будують з використанням двоступеневих тригерів або тригерів з динамічним керуванням по фронту сигналу С.

Тригером типу D називається синхронний запам'ятовуючий елемент з двома стійкими станами і одним інформаційним D-входом. Закон функціонування D-тригера описується логічним рівнянням:
Qt+1 = CtDt.

Це рівняння показує, що після перемикання стан D-тригера повторює значення сигналу на D-вході в тактові моменти часу. Тому в літературі D-тригери часто називають тригерами затримки (від Delay – затримка).
Схему D-тригера можна побудувати на основі синхронного RS-тригера, якщо сигнал по входу S одночасно подавати через інвертор на вхід R (рис.2.15, а). Схеми D-тригера будують також на основі самостійного логічного рівняння. Перетворимо рівняння (2.5) замінивши сигнал S на D і сигнал R на :

. (3.11)

Схема D-тригера на елементах НЕ І з логічними зв'язками згідно з рівнянням (3.11) показана на рис.3.15, б.
D-тригер “слідкує” за зміною сигналу на D-вході під час дії синхросигналу С і зберігає ту інформацію, яка була в момент його закінчення. RS-триге

Для затримки інформації в D-тригері на довільне число тактів використовується дозволяючий V-вхід, як показано штриховою лінією на рис.3.15, б. Якщо V = 1, то DV-тригер функціонує як звичайний тригер затримки; якщо V = 0, то робота схеми за входами блокується і DV-тригер зберігає попередню інформацію.
Схема двоступеневого однотактного DV-тригера на елементах НЕ І із забороняючими зв'язками між ступенями показана на рис.3.16.

В усіх синхронних тригерах із статичним керуванням (за рівнем) можливе фальшиве перемикання у випадку зміни сигналів на інформаційних входах під час дії синхросигналу С. Наприклад, якщо в D-тригері інформаційний сигнал змінює своє значення від одиниці до нуля до закінчення сигналу “С”, то тригер може знову переключатися з одиничного в нульовий стан. Тому для надійної роботи D-тригера потрібний певний інтервал часу між фронтом синхроімпульсу С і спадом сигналу на D-вході (параметр tвідн).

У тригерах з динамічним керуванням записуванням інформації синхроімпульс С активний лише на короткому інтервалі часу в області фронту чи спаду. Тому D-тригери з динамічним керуванням мають високу завадостійкість. На практиці широке розповсюдження отримали D-тригери з прямим динамічним керуванням за схемою “трьох тригерів”. Схема такого D-тригера з прямим динамічним керуванням показана на рис.3.17, а, а його умовне графічне зображення – на рис.3.17, б. Тут зберігання інформації здійснює основний вихідний синхронний RS-тригер (елементи D5 і D6) з інверсним керуванням, а приймання тактового і інформаційного сигналів і задання динамічного режиму роботи забезпечують два вихідних комутуючих тригери (елементи D1, D2, D3, D4).
Елемент D4 подає інверсне значення вхідного сигналу D на входи елементів D1 і D3 (рис.3.17, в). Елемент D1 повторює значення сигналу D.

При С = D = 1 вмикається елемент D2 і встановлює основний тригер за входом S1 в стан “1”; одночасно блокується робота елемента D3, в зв'язку з чим схема уже не реагує на зміну вхідного сигналу. При С = 1, D = 0 вмикається елемент D3 і встановлює основний тригер в стан “0”; одночасно відбувається приймання нової інформації елементом D4. При С = 0 забезпечується режим зберігання записаної інформації.
Час перемикання тригера за С-входом tп.т=3tр.
Після закінчення сигналів на D- і С-входах починається етап відновлення, який характеризується переходом комутуючих тригерів у початковий стан за час 3tр. Максимальна частота перемикання D-тригера з динамічним керуванням визначається сумарним часом затримок fmax = 1/(6tр).

Читайте також:

<== попередня сторінка	\|	наступна сторінка ==>
Тригери типу JK	\|	Головне меню

Не знайшли потрібну інформацію? Скористайтесь пошуком google:

Генерація сторінки за: 0.012 сек.