Студопедия
Новини освіти і науки:
МАРК РЕГНЕРУС ДОСЛІДЖЕННЯ: Наскільки відрізняються діти, які виросли в одностатевих союзах


РЕЗОЛЮЦІЯ: Громадського обговорення навчальної програми статевого виховання


ЧОМУ ФОНД ОЛЕНИ ПІНЧУК І МОЗ УКРАЇНИ ПРОПАГУЮТЬ "СЕКСУАЛЬНІ УРОКИ"


ЕКЗИСТЕНЦІЙНО-ПСИХОЛОГІЧНІ ОСНОВИ ПОРУШЕННЯ СТАТЕВОЇ ІДЕНТИЧНОСТІ ПІДЛІТКІВ


Батьківський, громадянський рух в Україні закликає МОН зупинити тотальну сексуалізацію дітей і підлітків


Відкрите звернення Міністру освіти й науки України - Гриневич Лілії Михайлівні


Представництво українського жіноцтва в ООН: низький рівень культури спілкування в соціальних мережах


Гендерна антидискримінаційна експертиза може зробити нас моральними рабами


ЛІВИЙ МАРКСИЗМ У НОВИХ ПІДРУЧНИКАХ ДЛЯ ШКОЛЯРІВ


ВІДКРИТА ЗАЯВА на підтримку позиції Ганни Турчинової та права кожної людини на свободу думки, світогляду та вираження поглядів



Контакти
 


Тлумачний словник
Авто
Автоматизація
Архітектура
Астрономія
Аудит
Біологія
Будівництво
Бухгалтерія
Винахідництво
Виробництво
Військова справа
Генетика
Географія
Геологія
Господарство
Держава
Дім
Екологія
Економетрика
Економіка
Електроніка
Журналістика та ЗМІ
Зв'язок
Іноземні мови
Інформатика
Історія
Комп'ютери
Креслення
Кулінарія
Культура
Лексикологія
Література
Логіка
Маркетинг
Математика
Машинобудування
Медицина
Менеджмент
Метали і Зварювання
Механіка
Мистецтво
Музика
Населення
Освіта
Охорона безпеки життя
Охорона Праці
Педагогіка
Політика
Право
Програмування
Промисловість
Психологія
Радіо
Регилия
Соціологія
Спорт
Стандартизація
Технології
Торгівля
Туризм
Фізика
Фізіологія
Філософія
Фінанси
Хімія
Юриспунденкция






Конфігурування портів введення/виведення

Як уже було відзначено, порти мають усього дві можливості по конфігурування:

• завдання напрямку передачі даних (вхід або вихід);

• підключення/відключення внутрішнього підтягуючого резистора.

Напрямок передачі даних визначається вмістом регістра передачі даних DDRx. Якщо розряд DDRxn цього регістра встановлений в «1», то відповідио n-й вивід порту є виходом. Якщо ж розряд DDRxn цього регістра скинутий в «0», то відповідно вивід порту є входом.

Керування підтягуючим резистором здійснюється за допомогою регістра даних порту PORTx. Якщо розряд Рхп регістра PORTx встановлений в «1» і відповідний вивід порту є входом, між цим виводом і провідником живлення підключається підтягуючий резистор. Щоб відключити підтягуючий резистор необхідно або скинути відповідний розряд регістра PORTx, або зробити вивід порту виходом.

У табл.12.2 наведено всі можливі конфігурації виводів портів введення/виведення При розгляді таблиці рекомендується ще раз звернути увагу на схему, представлену на рис.12.1.

Таблиця 12.1

Вплив регістрів DDRx і PORTx на конфігурацію виводів портів

DDRxn Pxn Функція виводу Резистор Примітка
Вхід Відключений Третій стан (Z)
Вхід Підключений При підключенні виводу до загального провідника він є джерелом струму
Вихід Відключений Вихід установлений в «0»
Вихід Відключений Вихід установлений в «1»

 

Примітки:

1) n = 7...0 - номер виводу (розряд порту).

2) Якщо вивід використовується яким-небудь периферійним пристроєм мікроконтролера, то відповідні цьому виводу розряди регістрів DDRx і PORTx, як правило, повинні бути встановлені відповідно до додаткової функції виводу. Однак деякі периферійні пристрої при активізації самостійно перевизначають конфігурацію використовуваних виводів. Про це згадано при описі конкретних периферійних пристроїв.

Таблиця 12.1

Альтернативні функції ліній портів

Вивід Альт. функція Опис
PORTA
PA0 ADC0 Вхід АЦП, канал 0
PA1 ADC1 Вхід АЦП, канал 1
PA2 ADC2 Вхід АЦП, канал 2
PA3 ADC3 Вхід АЦП, канал 3
PA4 ADC4 Вхід АЦП, канал 4
PA5 ADC5 Вхід АЦП, канал 5
PA6 ADC6 Вхід АЦП, канал 6
PA7 ADC7 Вхід АЦП, канал 7
PORTB
PB0 T0 Рахунковий вхід таймера-лічильника 0
PB1 T1 Рахунковий вхід таймера-лічильника 1
PB2 AIN0 Прямий вхід аналогового компаратора
PB3 AIN1 Інверсний вхід аналогового компаратора
PB4 SS Вхід вибору мікросхеми для інтерфейсу SPI
PB5 MOSI Вихід Master’а й вхід Slave’а для SPI
PB6 MISO Вхід Master’а й вихід Slave’а для SPI
PB7 SCK Вихід тактових імпульсів для SPI
PORTC
PC0 -  
PC1 -  
PC2 -  
PC3 -  
PC4 -  
PC5 -  
PC6 TOSC1 Входи для підключення кварцового резонатора при роботі ТС2 в асинхронному режимі
PC7 TOSC2
  PORTD
PD0 RXD Вхід приймача UART
PD1 TXD Вихід передавача UART
PD2 INT0 Вхід запиту зовнішнього переривання 0
PD3 INT1 Вхід запиту зовнішнього переривання 1
PD4 OC1B Вихід схеми порівняння В таймера-лічильника 1
PD5 OC1A Вихід схеми порівняння А таймера-лічильника 1
PD6 ICP Вхід на схему захвату таймера-лічильника 1
PD7 OC2 Вихід схеми порівняння таймера-лічильника 2

Читайте також:

  1. Глобальний контекст конфігурування
  2. До найбільших морських портів України розташований межах Причорноморського економічного району належать
  3. Звертання до портів введення/виведення
  4. Контекст конфігурування інтерфейсу
  5. Конфігурування віртуальних мереж VLAN
  6. Конфігурування КПВ з урахуванням варіабельності
  7. Конфігурування маршрутизатора в командному рядку операційної системи Cisco IOS
  8. Конфігурування маршрутизаторів
  9. Модель віртуальних комунікаційних портів
  10. Можливі схеми розташування шпурів у забої та конструкцій зарядів ВР для складання паспортів БВР.
  11. Основи конфігурування маршрутизаторів




Переглядів: 924

<== попередня сторінка | наступна сторінка ==>
Звертання до портів введення/виведення | Програмування пам'яті

Не знайшли потрібну інформацію? Скористайтесь пошуком google:

 

© studopedia.com.ua При використанні або копіюванні матеріалів пряме посилання на сайт обов'язкове.


Генерація сторінки за: 0.005 сек.