Імпульсний послідовний стабілізатор

Функціональні схеми імпульсних стабілізаторів постійної напруги

Імпульсний послідовний стабілізатор (стабілізатор понижуючого типу) виконується по схемі, наведеній на рисунку 4.4, а.

Імпульсні стабілізатори містять реактивні L і C елементи, напруга на яких змінюється в часі нелінійно, що ускладнює аналіз їх роботи. Але при ККД, більшому 85 %, можна припустити, що зміни струму та напруги лінійні. Це значно полегшує аналіз та розрахунок стабілізаторів [3, 6, 13].

Вхідна постійна напруга перетворюється в послідовність імпульсів тривалістю , які мають період Т. Пауза між імпульсами дорівнює: .

При відкритому транзисторі VT1 енергії передається від джерела живлення до навантаження, а також накопичується у дроселі L1 і конденсаторі . При закритому транзисторі, дросель розряджається через навантаження і діод VD1.

Вихідна напруга стабілізатора

(4.3)
завжди менша вхідної.

Наявність діода VD1 одночасно виключає появу великої електрорушійної сили (ЕРС) при розмиканні ключа.

Рисунок 4.4 – Функціональна схема (а) та часові діаграми (б) роботи

імпульсного послідовного стабілізатора

Пульсації напруги на навантаженні тим менші, чим більшою є індуктивність дроселя і менший період слідування керуючих імпульсів.

За допомогою вимірювального елемента ВЕ та формувача імпульсів ФІ замикається стабілізуючий ланцюг від'ємного зворотного зв'язку.

Читайте також:

<== попередня сторінка	\|	наступна сторінка ==>
Системи імпульсної стабілізації напруги	\|	Імпульсний інвертуючий стабілізатор

Не знайшли потрібну інформацію? Скористайтесь пошуком google:

Генерація сторінки за: 0.015 сек.