МАРК РЕГНЕРУС ДОСЛІДЖЕННЯ: Наскільки відрізняються діти, які виросли в одностатевих союзах
РЕЗОЛЮЦІЯ: Громадського обговорення навчальної програми статевого виховання ЧОМУ ФОНД ОЛЕНИ ПІНЧУК І МОЗ УКРАЇНИ ПРОПАГУЮТЬ "СЕКСУАЛЬНІ УРОКИ" ЕКЗИСТЕНЦІЙНО-ПСИХОЛОГІЧНІ ОСНОВИ ПОРУШЕННЯ СТАТЕВОЇ ІДЕНТИЧНОСТІ ПІДЛІТКІВ Батьківський, громадянський рух в Україні закликає МОН зупинити тотальну сексуалізацію дітей і підлітків Відкрите звернення Міністру освіти й науки України - Гриневич Лілії Михайлівні Представництво українського жіноцтва в ООН: низький рівень культури спілкування в соціальних мережах Гендерна антидискримінаційна експертиза може зробити нас моральними рабами ЛІВИЙ МАРКСИЗМ У НОВИХ ПІДРУЧНИКАХ ДЛЯ ШКОЛЯРІВ ВІДКРИТА ЗАЯВА на підтримку позиції Ганни Турчинової та права кожної людини на свободу думки, світогляду та вираження поглядів
Контакти
Тлумачний словник Авто Автоматизація Архітектура Астрономія Аудит Біологія Будівництво Бухгалтерія Винахідництво Виробництво Військова справа Генетика Географія Геологія Господарство Держава Дім Екологія Економетрика Економіка Електроніка Журналістика та ЗМІ Зв'язок Іноземні мови Інформатика Історія Комп'ютери Креслення Кулінарія Культура Лексикологія Література Логіка Маркетинг Математика Машинобудування Медицина Менеджмент Метали і Зварювання Механіка Мистецтво Музика Населення Освіта Охорона безпеки життя Охорона Праці Педагогіка Політика Право Програмування Промисловість Психологія Радіо Регилия Соціологія Спорт Стандартизація Технології Торгівля Туризм Фізика Фізіологія Філософія Фінанси Хімія Юриспунденкция |
|
|||||||
Прийом даних.Структурна схема передавача модуля UART наведена на мал.9.2. Логічна схема приймача обробляє сигнал на виводі RXD із частотою в 16 більше швидкості передачі (для обробки одного біта прийнятої послідовності, виробляється 16 вибірок вхідного сигналу). У стані очікування одна вибірка логічного нуля інтерпретується як спадаючий фронт стартового біта, після чого запускається послідовність виявлення стартового біта. Якщо в першій вибірці сигналу виявлено нульовий відлік, приймач обробляє 8, 9 і 10-у вибірки сигналу на виводі RXD. Ці вибірки показані жирними штрихами на мал.9.3. Якщо хоча б дві із трьох вибірок дорівнюють логічній одиниці, стартовий біт вважається шумом і приймач чекає наступного переходу з 1 в 0.
Рис. 9.1 - Структурна схема передавача UART
Рис. 9.2 - Структурна схема приймача UART
Якщо виявлено стартовий біт, починається обробка біт даних. Рішення про рівень даних також проводиться по 8, 9 і 10-й вибірці вхідного сигналу, рівень вхідного сигналу визначається по рівності двох вибірок. Після того як рівень даних визначений, дані всуваються в регістр зсуву приймача. Для визначення стопового біта хоча б дві із трьох вибірок вхідного сигналу повинні бути рівні 1. Якщо ця умова не виконується, у регістрі USR установлюється прапорець помилки кадру FE. Перед читанням даних з регістра UDR користувач повинен перевіряти біт FE для виявлення помилок кадру.
Рис. 9.3 - Обробка прийнятих даних в UART
Незалежно від прийняття правильного стопового біта по закінченню прийому символу прийняті дані переписуються в UDR і встановлюється прапорець RXC у регістрі USR. Фізично регістр UDR складається із двох окремих регістрів, один використається для передачі даних, інший - для прийому. При читанні UDR відбувається доступ до регістра приймача, при записі - до регістра передавача. При обміні 9-бітовими даними 9-й біт прийнятих даних записується в біт RXB8 регістра UCR. Якщо при прийманні символу з регістра UDR не був прочитаний попередній символ, у регістрі UCR установлюється прапорець переповнення - OR. Установка цього біта означає, що останній прийнятий байт даних не переписується з регістра зсуву в регістр UDR і буде загублений. Біт OR буферований і обновляється при читанні правильних даних з UDR. Таким чином, користувач завжди може перевірити стан OR після читання UDR і виявити переповнення, що відбулися. При скиданні біта RXEN у регістрі UCR прийом даних забороняється. При цьому вивід PD0 можна використати для введення/виведення загального призначення. При установці RXEN, приймач підключений до виводу PD0 незалежно від стану біта DDD0 у регістрі DDRD. Читайте також:
|
||||||||
|