Регістри

4.1. Загальна характеристика регістрів

Регістром називається типовий функціональний вузол комп'ютера, призначений для приймання, тимчасового зберігання, перетворення і видачі n-розрядного двійкового слова. Регістр містить регулярний набір однотипних тригерів, в кожному з яких зберігається значення одного двійкового розряду машинного слова. Найчастіше використовують тригери типів RS, JK і D (рис. 4.1).

Рис. 4.1 Схема регістра на D-тригерах
Регістри, призначені тільки для приймання (записування), зберігання і передачі інформації, називаються елементарними або фіксаторами. Регістри, в яких зберігання даних поєднується з мікроопераціями зсуву, називаються зсувовими. Елементарні регістри будують на одноступеневих тригерах, а зсувові – на двоступеневих або D-тригерах з динамічним керуванням. Логічна функція регістра позначається буквами RG (register).
Регістри забезпечують зберігання команд, адреси пам'яті, результатів операцій, індексів та ін.
Регістри класифікують за такими ознаками:
способом керування записуванням – асинхронні та синхронні;
способом записування і видачі двійкових слів – паралельні, послідовні й універсальні; у паралельних регістрах записування і видача слів виконується одночасно всіма розрядами, а в послідовних – розряд за розрядом в напрямку від молодших розрядів до старших або навпаки; універсальні регістри забезпечують як паралельний, так і послідовний обмін інформацією;
-числом ліній для представлення значення одного розряду слова (біта інформації) –

-однофазні й парафазні; при однофазному поданні значення кожного розряду слова передається по одній лінії зв'язку, а при парафазному – по двох лініях (одночасно відображається пряме та інверсне значення розряду);
-числом тактів для записування слова – одно-, дво- і багатотактні;
-складом мікрооперацій, які виконуються: установлювальні, записування, читання, -порозрядні логічні й зсуву, а також перетворення послідовного коду в паралельний і навпаки;
-напрямом зсуву – односторонні (лівий або правий зсув) і двосторонні (реверсивні);
-типом тригерів, що використовуються;
-елементною структурою – потенціальні, імпульсні й потенціально-імпульсні.

4.2. Установлювальні мікрооперації. Однофазний і парафазний спосіб записування інформації

Установлювальні мікрооперації служать для переключення регістрів у певний стан. Наприклад, установлення регістра в стан "0" або "1"; установлення парних розрядів у стан "0", а непарних – у стан "1"; записування в регістр деякої константи або обнуління деяких байтів та ін.
Установлювальні мікрооперації переважно використовують асинхронні входи регістра, наприклад, вхід скидання R для схеми, зображеної на рис. 4.1.
У регістрах на RS- або JK- тригерах можливий однофазний або парафазний спосіб записування інформації. При однофазному записуванні значення кожного розряду слова А=АnAn-1…Аi …А1 надходить по одній лінії зв'язку на вхід S (або J) відповідних тригерів. Після зчитування записаної інформації регістр має обнулятися по спільному R входу (рис. 4.2). Таким чином, при однофазному записуванні частота обміну інформацією зменшується, оскільки процеси введення і скидання чергуються.

Рис.4.2 Схема регістра з однофазним записом даних
При парафазному записуванні інформації значення кожного розряду слова А передається по двох лініях зв'язку. При цьому пряме значення Аі надходить на вхід S (або J) відповідних тригерів, а інверсне значення – на вхід R (або K). У цьому випадку не потрібне попереднє скидання регістра в стан "0", тому що таку функцію виконує сигнал (рис.4.3).

Рис.4.3 Схема регістра з парафазним записом даних
У регістрах на D-тригерах, які мають один інформаційний вхід, можливий тільки однофазний спосіб записування інформації. З приходом чергового синхроімпульсу записується нова інформація або при відсутності даних на вхідній шині стан регістра автоматично обнуляється (див. рис.4.1).
При необхідності збереження інформації на декілька тактів у регістрах на D-тригерах потрібно використати дозволяючий V-вхід, або блокувати проходження синхроімпульсу на С-вхід.

4.3. Записування інформації від двох джерел

Для записування інформації від декількох джерел (напрямків) на вході кожного тригера ставлять додаткові комбінаційні схеми, які створюють вхідну логіку регістра. Кожний напрямок має свою сукупність електричних ліній (шину), по яких передаються сигнали, що відображають значення розрядів слова. Якщо n-розрядне слово передається однофазним кодом, то шина має n ліній зв'язку, а якщо парафазним кодом – то 2n ліній. Записування кожного слова ініціюється відповідним керуючим сигналом Y1, Y2 та ін.
Для записування в регістр на RS-тригерах однофазним кодом слів А і В потрібно реалізувати такі порозрядні функції збудження входу Si:
Si = Y1АіÚ Y2Ві , (4.1)
де Аі і Ві – двійкові розряди слів А і В; Y1 і Y2 – сигнали керування приймання слів А і В відповідно. Схема вхідної логіки і-го розряду регістра на основі рівняння (4.1) показана на рис.4.4, а.
Для записування в регістр на JK-тригерах парафазним кодом слів А і В потрібно реалізувати такі порозрядні функції збудження входів Ji i Ki:
Ji = Y1АіÚ Y2Ві ; Кi = Y1 Ú Y2 (4.2)
Схема вхідної логіки і-го розряду регістра на основі рівнянь (3.2) показана на рис.4.4, б.

Рис. 4.4 Схеми розряду регістра із записом слів від двох джерел: а – однофазним кодом; б – парафазним кодом

4.4. Зчитування інформації

Інформація, яка зберігається в регістрах, може передаватися у зовнішні схеми однофазним або парафазним способом у прямому або оберненому коді. Для реалізації мікрооперацій зчитування до виходів кожного тригера підключаються комбінаційні схеми, які створюють вихідну логіку регістра.
Схеми вихідної логіки будуються на основі таких порозрядних логічних рівнянь:
для зчитування однофазним прямим або оберненим кодом
Ші = YпрQі Ú Yоб; ( 4.3)
для зчитування парафазним прямим або оберненим кодом___
Шi* = YпрQі Ú Yпр; = Yоб Ú YобQі ; (4.4)
де Yпр і Yоб – керуючі сигнали видачі відповідно прямого або оберненого коду; Qі і – пряме та інверсне значення виходу і-го розряду регістра; Ші – розряд однофазної шини даних; Шi* і – розряди парафазної шини даних.
Очевидно, що керуючі сигнали Yпр і Yоб не повинні збігатися в часі. Наприклад, при зчитуванні інформації парафазним оберненим кодом отримаємо:
Yпр = 0; Yоб = 1; Шi* =; = Qі.
Схеми вихідної логіки для і-го розряду на основі рівнянь (4.3) і (4.4) показані на рис. 4.5.

Рис. 4.5 Схеми вихідної логіки і-го розряду регістра для зчитування інформації: а – однофазним кодом; б – парафазним кодом

4.5. Логічні мікрооперації в регістрах

У регістрах можуть виконуватися такі порозрядні (без перенесень) логічні мікрооперації над словами А і В: логічне додавання і множення: RG1:=AÚB; RG1:= AÙB; додавання за модулем два і його заперечення: RG1:=AB; RG1:=; інверсія слова: RG1:=.
Логічні мікрооперації передбачають наявність першого слова А в регістрі. З урахуванням цього логічне додавання слів А і В в регістрі на RS- або JK-тригерах з однофазним записом виконується введенням слів В без попереднього скидання. Логічне множення реалізується подаванням інверсних значень розрядів слова В на входи R (або K) тригерів регістра. Дійсно, якщо значення Вi=0, то =1 і відповідно тригери обнуляються, що і потрібно для порозрядного логічного множення.
Мікрооперації додавання за модулем два і його заперечення реалізуються в регістрах на Т-тригерах. Спочатку записується слово А, а потім без попереднього скидання по лічильному входу вводиться слово В. Після цього на прямих виходах тригерів фіксується результат операції Q=A Å B, а на інверсних виходах – =Мікрооперація інвертування складається з подавання імпульсу на всі Т-входи тригерів регістра, в яких зберігається слово А. У підсумку на прямих виходах тригерів встановлюється результат згідно із співвідношенням Qi=Ai Å 1=

4.6. Мікрооперації зсуву

Зсув – це одночасне просторове переміщення двійкового слова в розрядній сітці із збереженням порядку слідування нулів і одиниць. Регістри, призначені для виконання мікрооперацій зсуву, називаються регістрами зсуву або зсувовими.
Мікрооперації зсуву використовують у процесі виконання команд множення, ділення і нормалізації. Крім того, за допомогою зсуву здійснюється перетворення паралельного коду в послідовний або навпаки (наприклад, при обміні інформацією з магнітними стрічками і дисками).
Зсув слова може виконуватися вправо (у бік молодших розрядів) або вліво (у бік старших розрядів). Позначимо однорозрядні мікрооперації зсуву вправо і вліво символами R і L відповідно. Розрізнюють правий і лівий арифметичний (Rа, Lа), логічний (Rл, Lл) і циклічний (Rц, Lц) зсуви слова.
Нехай в регістрі А записано слово Аn An-1…A2 A1, де А1 – молодший розряд; Аn – старший розряд. Символічно мікрооперації зсуву записуються таким чином:
арифметичні зсуви (знаковий розряд не зсувається):
RGA:=Ra(A)=An 0 An-1… A2; RGA:=La(A)=An An-2… A1 0;
логічні зсуви (одночасно зсуваються всі розряди):
RGA:=Rл(A)=0 An An-1… A2; RGA:=Lл(A)= An-1 An-2… A1 0;
циклічні зсуви (між старшим і молодшим розрядами є кільцевий зв'язок):
RGA:=Rц(A)=А1 An An-1… A2; RGA:=Lц(A)= An-1 An-2… A1 Аn.
Арифметичні та циклічні зсуви переважно використовують при виконанні команд в процесорах, а логічні зсуви забезпечують перетворення послідовного коду в паралельний і навпаки в пристроях зв'язку з магнітними стрічками і дисками.
Зсувні регістри проектують на двоступеневих RS- (або JK-) або D-тригерах з динамічним керуванням по фронту . Такі тригери забезпечують розділення під час процесів приймання нової інформації в кожному розряді та видачі (зсуву) старої.
Припустимо, що в реверсивному регістрі мають виконуватися паралельний запис слова А за сигналом керування Yзп і зсуви інформації вліво і вправо під впливом керуючих сигналів Lл і Rл. Функції збудження Sі і Rі для кожного розряду регістра зсуву на двоступеневих RS-тригерах мають вигляд:
Si=Yзп AiÚRлQi+1ÚLл Qi-1; Ri=YзпÚ RлÚ Lл (4.5)
Схема одного розряду регістра зсуву на RS-тригерах згідно з рівнянням (3.5) показана на рис.4.6,а.
Економічна схема розряду регістра, в якій функція на R-входи тригера утвориться інвертуванням сигналу Si, показана на рис.4.6, б. Однак у цьому випадку час записування даних збільшується за рахунок затримки інвертора.
Для регістра зсуву на D-тригерах функції збудження мають вигляд:
Di=Yзп AiÚ Rл Qi+1Ú LлQi-1. (4.6)
Схема розряду регістра зсуву на D-тригерах згідно з рівнянням (4.6) показана на рис.4.6, в.

Рис.4.6 Схема розряду регістра зсуву: а – на RS-тригері; б – з інвертором на вході R; в – на D-тригері
Приклад побудови реверсивного трирозрядного регістра зсуву на D-тригерах з динамічним керуванням показаний на рис.4.7.

Рис.4.7 Схема реверсивного регістра зсуву на D-тригерах

Реверсивний регістр зсуву працює таким чином. При значенні сигналу Yзп=1 в регістр записується інформація паралельним однофазним кодом. При значенні сигналу Rл=1 інформація, що зберігається, одночасно зсувається у бік молодших розрядів, при цьому розряд Q3 обнуляється. При значенні сигналу Lл=1 інформація в регістрі одночасно зсувається у бік старших розрядів, при цьому розряді Q1 обнуляється. Запис і зсув інформації відбуваються по фронту синхроімпульсу.

3.7. Перетворення послідовного коду в паралельний і навпаки

Схема чотирирозрядного регістра зсуву вправо на JK-тригерах, яка забезпечує перетворення кодів, показана на рис.4.8, а. Старший розряд регістра за допомогою інвертора на К-вході працює в режимі D-тригера.
Нехай від накопичувачів на магнітних дисках або стрічках на вхід регістра по лінії D поступає послідовний код слова А=1101 в напрямку від молодших розрядів до старших. Значення розрядів слова поступає одночасно із синхроімпульсами, які забезпечують як приймання коду в старший розряд, так і одночасний зсув вмісту регістра вправо (рис.4.8, б). Після приходу чотирьох синхроімпульсів на виходах регістра Q4 – Q1 встановлюється код 1101. Таким чином здійснюється перетворення послідовного коду в паралельний, яке часто називають послідовним введенням слова в регістр.

Рис.4.8 Регістр зсуву : а – схема ; б,в – перетворення послідовного коду в паралельний і навпаки

Перетворення паралельного коду в послідовний також відбувається зсувом слова, яке зберігається. Процес перетворення паралельного коду слова А=1101 в послідовний в напрямку від молодших розрядів до старших за допомогою зсуву вправо показаний на рис.4.8, в.

Читайте також:

<== попередня сторінка	\|	наступна сторінка ==>
Схемотехніка цифрових елементів	\|	Лічильники

Не знайшли потрібну інформацію? Скористайтесь пошуком google:

Генерація сторінки за: 0.004 сек.