Новини освіти і науки:

G+

Тлумачний словник
Авто
Автоматизація
Архітектура
Астрономія
Аудит
Біологія
Будівництво
Бухгалтерія
Винахідництво
Виробництво
Військова справа
Генетика
Географія
Геологія
Господарство
Держава
Дім
Екологія
Економетрика
Економіка
Електроніка
Журналістика та ЗМІ
Зв'язок
Іноземні мови
Інформатика
Історія
Комп'ютери
Креслення
Кулінарія
Культура
Лексикологія
Література
Логіка
Маркетинг
Математика
Машинобудування
Медицина
Менеджмент
Метали і Зварювання
Механіка
Мистецтво
Музика
Населення
Освіта
Охорона безпеки життя
Охорона Праці
Педагогіка
Політика
Право
Програмування
Промисловість
Психологія
Радіо
Регилия
Соціологія
Спорт
Стандартизація
Технології
Торгівля
Туризм
Фізика
Фізіологія
Філософія
Фінанси
Хімія
Юриспунденкция

Схемотехніка цифрових елементів

Змістовний модуль 1. 2. Схемотехніка цифрових елементів та вузлів.

3. 1. Визначення та призначення тригерів

Тригер – це запам'ятовуючий елемент з двома стійкими станами, зміна яких відбувається під дією вхідних сигналів. Як елемент комп'ютера, тригер призначений для зберігання одного біта інформації, тобто лог. 0 або лог. 1. Схема тригера забезпечує записування, зчитування, стирання та індикацію двійкової інформації, яка зберігається. На основі тригерів будують типові функціональні вузли комп'ютерів – регістри, лічильники, накопичувальні суматори, а також мікропрограмні автомати.
Усі різновиди тригерів являють собою елементарний автомат, який вміщує власне елемент пам'яті (ЕП) та схему керування (СхК), яка утворює вхідну логіку (рис.3.1).

Рис.3.1. Структура тригера у вигляді ЕП і СхК

Стан тригера визначається сигналами на прямому Q та інверсному виходах. При позитивному кодуванні інформації високий рівень напруги на прямому виході відображає значення лог. 1 (стан Q =1), а низький рівень – значення лог. 0 (стан Q = 0).
Зміна стану тригера (його перемикання) забезпечується зовнішніми сигналами й сигналами зворотного зв’язку на виході тригера, які поступають на входи СхК. Звичайно зовнішні сигнали, як і входи тригера, позначають латинськими буквами R, S, Т, С, V та іншими. В найпростіших схемах тригерів окрема СхК може бути відсутньою. Оскільки функціональні властивості тригерів визначаються їхньою СхК, то назви основних входів переносяться на всю схему тригера.

3. 2. Класифікація тригерів

Тригери класифікують за такими ознаками: логікою функціонування (RS, JK, D, T та ін.); способом записування інформації (асинхронні й синхронні); моментом реакції на тактовий сигнал (статичні, динамічні); кількістю тактів синхронізації (одно-, дво- і тритактові); кількістю ступенів (одно- або двоступеневі тригери); складом логічних елементів (тригери на елементах НЕ І, НЕ ЧИ, НЕ І ЧИ та ін.).
Відповідно до логіки функціонування розрізняють такі тригери: з роздільною установкою станів “0” і “1” (RS-тригери); з одним інформаційним входом (D-тригери); з лічильним входом (T-тригери); універсальні з роздільною установкою станів “0” і “1” (JK-тригери); комбіновані (RST-, RSJK-тригери); із складною вхідною логікою.
Входи тригерів розділяються на інформаційні (R, S, Т та ін.) та керуючі (С, V). Інформаційні (логічні) входи призначені для приймання сигналів інформації, яка запам'ятовується. Назви вхідних сигналів ототожнюють з назвами входів тригера. Керуючі входи служать для керування записуванням інформації. У тригерах може бути два види керуючих сигналів: синхронізуючий (тактовий) сигнал С, який надходить до С-входу (тактового входу) і дозволяючий сигнал V, який надходить до V-входу.
За способом записування (приймання) інформації розрізняють асинхронні й синхронні (тактовні) тригери. Тригери, які не мають С-входу, називаються асинхронними (рис.3.2, а і б). В асинхронних тригерах записування інформації відбувається в будь-який момент часу при надходженні сигналів до інформаційних входів.
Тригери, які мають С-вхід, називаються синхронними. У синхронному тригері записування інформації можливе при збігу сигналів на інформаційному й синхронному входах. Цим пояснюється вища стійкість до перешкод синхронних тригерів порівняно з асинхронними.

Рис.3.2. Умовні позначення тригерів: а, б – асинхронних; в, г – синхронних

До V-входів тригера надходять сигнали, які дозволяють (V = 1) або забороняють (V = 0) записування інформації. У синхронних тригерах з V-входом записування інформації можливе при збігу сигналів на інформаційному, С- і V- виходах (рис.3.2, г).
Залежно від кількості тактових сигналів, необхідних для формування нового стану, розрізняють однотактові, двотактові та багатотактові тригери.
За способом керування записуванням (моментом реакції на тактовий сигнал) виділяють синхронні тригери зі статичним (за рівнем), динамічним (за фронтами) та двоступеневим керуванням. В асинхронних тригерах записування нуля і одиниці можливе у будь-який момент часу, при цьому вхідний інформаційний сигнал одночасно є й керуючим. У синхронних тригерах з керуванням за рівнем записування інформації можливе тільки впродовж тривалості тактового сигналу. При цьому тактові сигнали можуть бути прямими (змінюватися від нуля до одиниці) або інверсними (змінюватися від одиниці до нуля) (рис.3.3, а і б).

Рис.3.3. Керуючі входи тригера: а – прямий статичний; б – інверсний статичний; в – прямий динамічний; г – інверсний динамічний

При керуванні фронтами дозвіл на записування інформації дається тільки в момент перепаду тактового сигналу від нуля до одиниці (прямий динамічний вхід) або від одиниці до нуля (інверсний динамічний вхід). В інші моменти часу тригер не реагує на вхідні інформаційні сигнали незалежно від рівня тактового імпульсу (рис.3.3, в і г).

3.3. Динамічні параметри тригерів

Для тригерів встановлені такі динамічні параметри, які вимірюються на рівні половини амплітуди сигналів (рис.3.4):
• мінімальна тривалість імпульсу tС на тактовому вході;
• мінімальний час попереднього установлення сигналу на інформаційному вході tуст;
• час відновлення (фіксації) tвідн – мінімальний час між початком синхросигналу С і закінченням інформаційного сигналу D; для асинхронних тригерів tвідн – просто тривалість вхідного сигналу;
• час перемикання тригера tп.т – часовий інтервал між фронтом вхідного перемикаючого сигналу та фронтом сигналу на виході Q або (який пізніше набуває нового положення). Мінімальна тривалість синхросигналу на вході тригера визначається максимальним часом перемикання тригера tС ≥ tп.т max. У двоступеневому тригері з однотактною синхронізацією час перемикання другого ступеня визначається відносно спаду синхроімпульсу.

3.4. Таблиця переходів і логічні рівняння RS-тригера

RS-тригером називають запам'ятовуючий елемент з роздільними інформаційними входами для установлення його в стан “0” (R-вхід) і в стан “1” (S-вхід). Назва “RS-тригер” утворена від перших літер слів RЕSЕТ (скинення) і SЕТ (установлення).
У таблиці переходів RS-тригера (табл.3.1) прийняті позначення: Rt, St, Qt – значення логічних змінних у момент часу t на входах R, S і виході Q; Qt+1 – стан тригера після перемикання; К6, К7 – невизначені коефіцієнти на тих наборах, де вхідні сигнали Rt і St одночасно набувають значення одиниці (заборонена комбінація сигналів).

Рис.3.5. Карта Карно для RS-тригерів

Таблиці переходів відповідає карта Карно (рис.3.5, а), де значення функції Qt+1 для мінтермів Rt, St, , і Rt, St, Qt замінені невизначеними коефіцієнтами К6 і К7. Припустивши, що комбінації вхідних сигналів RtSt = 1 не існує, отримаємо карти Карно для К6 = К7 = 1 (рис.3.5, б) і К6 = К7 = 0 (рис.3.5, в).
Із карт Карно отримуємо логічні рівняння асинхронного RS-тригера:

К6 = К7 = 1, , (3.1)
К6 = К7 = 0, . (3.2)

Логічні вирази (3.1) і (3.2) визначають новий стан тригера Qt+1 залежно від старого стану Qt та вхідних сигналів Rt і St. В подальшому для спрощення індекс t у правій частині логічного виразу опускається.
Асинхронний RS-тригер на елементах НЕ І. Перетворимо логічний вираз (2.1) до виду, зручного для реалізації на елементах НЕ І:

. (3.3)

Схема асинхронного RS-тригера на двох елементах НЕ І з логічними зв'язками на основі виразу (3.3) показана на рис.3.6, а. Особливістю цього тригера є інверсне керування за інформаційними входами, що відображається в умовному графічному позначенні.
Із аналізу діаграм роботи RS-тригера випливає, що елементи НЕ І в схемі перемикаються послідовно. Є інтервал часу, коли на обох виходах встановлюються однакові сигнали Q = 1 і = 1 (рис.3.6, в, заштриховані області) – явище “ризик”.

Рис.3.6. Асинхронний RS-тригер на елементах НЕ І: а – схема; б – умовне позначення; в – часові діаграми

Тривалість перемикання тригера визначається сумою затримок: tп.т = 2tp. Тривалість вхідного сигналу визначається з умови ti ≥ tп.т. На практиці для надійності перемикання тригера тривалість вхідного імпульсу збільшують на одну затримку, тобто ti = 3tp. Максимальна і робоча частоти перемикання тригера відповідно дорівнюють fmax = 1/(2tp) і fp = 1/(3tp).
Асинхронний RS-тригер на елементах НЕ ЧИ. Перетворимо логічний вираз (3.2) до вигляду, зручного для реалізації на елементах НЕ ЧИ:
(3.4)

Схема асинхронного RS-тригера на двох елементах НЕ ЧИ з логічними зв'язками на основі виразу (3.4) показана на рис.3.7, а.
Із аналізу діаграм роботи RS-тригера випливає, що елементи НЕ ЧИ в схемі перемикаються послідовно. Є інтервал часу, коли на обох виходах установлюються однакові сигнали Q = 0 і =0, – явище “ризик”(рис.3.7, в). Часові параметри даного тригера аналогічні параметрам тригера, зображеного на схемі рис.2.7, а.

Рис.3.7. Асинхронний RS-тригер на елементах НЕ ЧИ: а – схема; б – умовне позначення; в – часові діаграми

Синхронний RS-тригер на елементах НЕ І. Для побудови синхронного RS-тригера на елементах НЕ І треба замінити в логічному виразі (3.3) змінні S і R на сполучення CS і CR, де C – синхро-сигнал:

. (3.5)

Схема синхронного RS-тригера на чотирьох елементах НЕ І з логічними зв’язками на основі виразу (3.5) показана на рис.3.8, а. Елементи D1 і D2 складають схему керування з прямими входами, а елементи D3 і D4 утворюють фіксатор (асинхронний RS-тригер).

Рис.3.8. Синхронний RS-тригер на елементах НЕ І: а – схема; б – часові діаграми

При значенні сигналів CS = 1 на виході елемента D1 встановлюється лог. 0 і тригер перемикається в стан “1”.
При значенні сигналів СR = 1 на виході елемента D2 встановлюється лог. 0 і тригер перемикається в стан “0”. Комбінація вхідних сигналів CSR = 1 заборонена, оскільки призводить до невизначеного стану тригера.
Із часової діаграми (рис.3.8, б) випливає, що час перемикання тригера tп.т = 3tp, а тривалість синхросигналу (з урахуванням запасу на одну затримку) визначається з умови tС = 4tp. Максимальна і робоча частоти перемикання тригера відповідно дорівнюють: fmax = 1/3tp і fp = 1/4tp.
Синхронний RS-тригер на елементах НЕ ЧИ. Для побудови синхронного RS-тригера на елементах НЕ ЧИ належить замінити в логічному виразі (3.4) змінні S і R на сполучення і :

(3.6)

Схема синхронного RS-тригера на чотирьох елементах НЕ ЧИ з логічними зв'язками на основі виразу (3.6) показана на рис.3.9. Елементи D1 і D2 складають схему керування з інверсними входами, а елементи D3 і D4 утворюють фіксатор (асинхронний RS-тригер).

Рис.3.9. Синхронний RS-тригер на елементах НЕ ЧИ: a – схема; б – умовне позначення; в – часові діаграми

При значенні сигналів = 0 і = 0 на виході елемента D2 встановлюється лог. 1 (тобто CS = 1) і тригер переключається в стан “1”. При значенні сигналів = 0 і = 0 на виході елемента D1 встановлюється лог. 1 (тобто CR = 1) і тригер переключається в стан “0”. Комбінація сигналів = = = 0 заборонена, тому що призводить до невизначеного стану тригера.
Двоступеневі RS-тригери. Двоступеневі тригери будують за способом “М–S” і забезпечують поєднання двох процесів – одночасного записування нової інформації та зчитування старої. Під час дії синхроімпульсу С перший ступінь “М” (Маster – основний) приймає нову вхідну інформацію, а другий ступінь “S” (Slavе – допоміжний) в цей же час передає у зовнішні схеми стару інформацію. Після закінчення синхроімпульсу С інформація з першого ступеня переписується у другий ступінь.
При однофазному (однотактному) обміні інформацією зв’язок між ступенями реалізується за допомогою інвертора (рис.3.10, а), забороняючих зв'язків (рис.3.10, б) або різнополярного керування (рис.3.10, в). При двотактному обміні зв'язок між ступенями забезпечується двома серіями синхросигналів – С1 і С2 (рис.3.10, г).

Рис.3.10. Організація зв'язку між ступенями тригера: а – з інвертором; б – із забороняючими зв'язками; в – з різнополярним керуванням; г – з двофазним обміном

2.5. Тригери типу JK

Тригером типу JK називається запам'ятовуючий елемент з двома стійкими станами та інформаційними входами J (аналог S) і К (аналог R), які забезпечують відповідно роздільну установку станів “1” і “0”. Він функціонує подібно до RS-тригера, але при збігу сигналів JK = 1 переключається в протилежний стан, тобто реалізує додавання сигналів за модулем два. Таким чином, JK-тригер не має заборонених комбінацій вхідних сигналів. Тригер типу JK є універсальним, оскільки може виконувати функції RS-тригера (при роздільному надходженні сигналів J і К), Т-тригера (при одночасній подачі сигналів J і К), D-тригера (при подачі сигналу від входу J через інвертор на вхід K). Зміна станів JK-тригера наведена в табл.3.2; за допомогою карти Карно (рис.3.11) отримуємо наступне рівняння для тригера:

. (3.7)

Для побудови одноступеневого синхронного JK-тригера на елементах НЕ I потрібно замінити в рівнянні (3.7) змінні К і J на сполучення СК і JK, після чого виконати перетворення на основі правил подвійної інверсії та правил де Моргана:

. (3.8)

Схема одноступеневого JK-тригера з логічними зв’язками на основі рівняння (3.8) показана на рис.3.12.

Рис.3.12. Одноступеневий JK-тригер: а – схема; б – умовне позначення

У схемотехніці потенціальних тригерів в основному застосовують двоступеневі синхронні JK-тригери на елементах НЕ І (рис.3.13). Нова інформація знімається з виходів Q основного М- ступеня, а стара – з виходів Q* допоміжного S-ступеня.

Рис.3.13. Двоступеневий JK-тригер на елементах НЕ І: а – схема; б – часові діаграми; в – умовне графічне позначення

Із часових діаграм (рис.3.13, б) слідує: при застосуванні JK-тригера для зберігання інформації сигнали на входи J і K подаються почергово; при збігові сигналів на входах J і K реалізується лічильний тригер (на практиці ці входи часто монтажно об'єднуються). Час перемикання JK-тригера визначається сумою затримок першого і другого ступенів і дорівнює tп.тт = 7tр. На виході S-ступеня нова інформація з'являється після спаду сигналу C.

3.6. Таблиця переходів і логічні рівняння T-тригера

Тригером типу T називається запам'ятовуючий елемент з двома стійкими станами та одним інформаційним T-входом. Стан T-тригера змінюється на протилежний після кожного надходження лічильного сигналу на T-вхід. Логіка функціонування асинхронного лічильного тригера подана таблицею переходів (табл.3.10) і описується логічним рівнянням

. (3.9)

Для побудови асинхронного RS-тригера на елементах НЕ І рівняння (3.9) перетворюється до вигляду, зручного для реалізації у заданому елементному базисі:

. (3.10)

У рівнянні (3.10) для виключення інверсії сигналу Т використовується тотожність . Перемикання тригера визначається сумісною дією лічильних сигналів “T” і зворотного зв'язку виходів Q і . Для виключення “гонок” у тригері сигнали зворотного зв'язку не повинні змінюватися під час дії лічильного сигналу “T”. Затримка вихідного сигналу може здійснюватися лінією затримки (в імпульсно-потенціальній системі елементів) чи додатковим тригером (в потенціальній системі елементів). Схема одноступеневого асинхронного T-тригера на елементах НЕ І з логічними зв'язками відповідно до рівняння (3.3) показана на рис.3.14. Сигнали з виходів елементів D1 і D2 затримуються на час Δt, що дорівнює тривалості лічильного сигналу на T-вході.

Надійні структури лічильних тригерів будують з використанням двоступеневих тригерів або тригерів з динамічним керуванням по фронту сигналу С.

3.7. Таблиця переходів і логічне рівняння D-тригера

Тригером типу D називається синхронний запам'ятовуючий елемент з двома стійкими станами і одним інформаційним D-входом. Закон функціонування D-тригера описується логічним рівнянням:
Qt+1 = CtDt.
Це рівняння показує, що після перемикання стан D-тригера повторює значення сигналу на D-вході в тактові моменти часу. Тому в літературі D-тригери часто називають тригерами затримки (від Delay – затримка).
Схему D-тригера можна побудувати на основі синхронного RS-тригера, якщо сигнал по входу S одночасно подавати через інвертор на вхід R (рис.2.15, а). Схеми D-тригера будують також на основі самостійного логічного рівняння. Перетворимо рівняння (2.5) замінивши сигнал S на D і сигнал R на :

. (3.11)

Схема D-тригера на елементах НЕ І з логічними зв'язками згідно з рівнянням (3.11) показана на рис.3.15, б.
D-тригер “слідкує” за зміною сигналу на D-вході під час дії синхросигналу С і зберігає ту інформацію, яка була в момент його закінчення. RS-тригери такої властивості не мають і тому вони менше завадостійкі порівняно з D-тригерами.

Рис.3.15. D-тригер: а – на основі RS-тригера; б – на елементах НЕ І; в – часові діаграми роботи

Для затримки інформації в D-тригері на довільне число тактів використовується дозволяючий V-вхід, як показано штриховою лінією на рис.3.15, б. Якщо V = 1, то DV-тригер функціонує як звичайний тригер затримки; якщо V = 0, то робота схеми за входами блокується і DV-тригер зберігає попередню інформацію.
Схема двоступеневого однотактного DV-тригера на елементах НЕ І із забороняючими зв'язками між ступенями показана на рис.3.16.

Рис.3.16. Двоступеневий DV-тригер: а – схема; б – часові діаграми

3.8. D-тригер з динамічним керуванням

В усіх синхронних тригерах із статичним керуванням (за рівнем) можливе фальшиве перемикання у випадку зміни сигналів на інформаційних входах під час дії синхросигналу С. Наприклад, якщо в D-тригері інформаційний сигнал змінює своє значення від одиниці до нуля до закінчення сигналу “С”, то тригер може знову переключатися з одиничного в нульовий стан. Тому для надійної роботи D-тригера потрібний певний інтервал часу між фронтом синхроімпульсу С і спадом сигналу на D-вході (параметр tвідн).
У тригерах з динамічним керуванням записуванням інформації синхроімпульс С активний лише на короткому інтервалі часу в області фронту чи спаду. Тому D-тригери з динамічним керуванням мають високу завадостійкість. На практиці широке розповсюдження отримали D-тригери з прямим динамічним керуванням за схемою “трьох тригерів”. Схема такого D-тригера з прямим динамічним керуванням показана на рис.3.17, а, а його умовне графічне зображення – на рис.3.17, б. Тут зберігання інформації здійснює основний вихідний синхронний RS-тригер (елементи D5 і D6) з інверсним керуванням, а приймання тактового і інформаційного сигналів і задання динамічного режиму роботи забезпечують два вихідних комутуючих тригери (елементи D1, D2, D3, D4).
Елемент D4 подає інверсне значення вхідного сигналу D на входи елементів D1 і D3 (рис.3.17, в). Елемент D1 повторює значення сигналу D.

Рис.3.17. D-тригер з динамічним керуванням: а – схема; б – умовне позначення; в – часові діаграми

При С = D = 1 вмикається елемент D2 і встановлює основний тригер за входом S1 в стан “1”; одночасно блокується робота елемента D3, в зв'язку з чим схема уже не реагує на зміну вхідного сигналу. При С = 1, D = 0 вмикається елемент D3 і встановлює основний тригер в стан “0”; одночасно відбувається приймання нової інформації елементом D4. При С = 0 забезпечується режим зберігання записаної інформації.
Час перемикання тригера за С-входом tп.т=3tр.
Після закінчення сигналів на D- і С-входах починається етап відновлення, який характеризується переходом комутуючих тригерів у початковий стан за час 3tр. Максимальна частота перемикання D-тригера з динамічним керуванням визначається сумарним часом затримок fmax = 1/(6tр).

4. Схемотехніка цифрових вузлів.

Читайте також:

<== попередня сторінка	\|	наступна сторінка ==>
Логічні основи побудови елементів компютерної схемотехніки	\|	Регістри

Не знайшли потрібну інформацію? Скористайтесь пошуком google:

Генерація сторінки за: 0.011 сек.