Зовнішні переривання

Запити на переривання від зовнішніх джерел подаються на входи INT0 і INT1. Переривання обробляються навіть тоді, коли виводи сконфігуровані як виходи. Це дозволяє генерувати програмні переривання. Зовнішні переривання можуть виникати по спадаючому або наростаючому фронту, а також по низькому рівню. Це встановлюється в регістрі керування процесором MCUCR (див.п.4.10.5). Якщо зовнішні переривання дозволені й сконфігуровані на відпрацьовування за рівнем, переривання буде вироблятися до тих пір, поки вивід утримується в низькому стані.

Час реакції на переривання

Мінімальний час реакції на кожне з передбачених у процесорі переривань - 4 періоди тактової частоти. Після чотирьох циклів викликається програмний вектор, що обробляє дане переривання. За ці 4 цикли вміст програмного лічильника записується в стек. Так як програмний лічильник містить 10 біт, то під них приділяється 2 байти. Після запису цих двох байтів у стек покажчик стеку зменшується на 2.

Програмний вектор являє собою команду безумовного переходу на підпрограму обслуговування переривання. Цей перехід займає 2 періоди тактової частоти. Якщо переривання відбувається під час виконання команди, що триває кілька циклів, перед викликом переривання завершується виконання цієї команди.

Вихід із програми обслуговування переривання займає 4 періоди тактової частоти. За ці 4 періоди зі стека відновлюється програмний лічильник. Після виходу з переривання процесор завжди виконує ще одну команду, перш ніж обслужити будь-яке відкладене переривання.

Відмітимо|помітимо|, що регістр стану SREG апаратно не обробляється процесором, як при виклику підпрограм, так і при обслуговуванні переривань. Якщо програма вимагає збереження SREG, то це повинно вироблятися програмою користувача.

MicroController Unit Control Register (MCUCR)

Біт $35($55) R/W Поч.знач.								MCUCR
-	SE	SM1	SM0	ISC11	ISC10	ISC01	ISC00
R	R	R/W	R/W	R/W	R/W	R/W	R/W

Малюнок 4.11 - Регістр керування мікроконтролером - MCUCR

Біт 7 - зарезервований. В AT90S8535 цей біт зарезервований і завжди читається як 0.

Біт 6 - SE (Sleep Enable). Дозвіл режиму Sleep. Цей біт повинен бути встановлений в «1», щоб при виконанні команди SLEEP процесор переходив у режим зниженого енергоспоживання (Sleep). Для використання режиму зниженого енергоспоживання цей біт рекомендується встановлювати в «1» до виконання команди SLEEP.

Біти 5, 4 - SM1, SM0 (Sleep Mode Select Bits 1 and 0). Режим Sleep. Ці біти вибирають один із доступних режимів зниженого енергоспоживання (табл.4.3). Особливості кожного з режимів буде розглянуто нижче.

Таблиця 4.3

Програмування режимів зниженого енергоспоживання

SM1	SM0	Sleep Mode	Режим Sleep
		Idle	Ждущий режим (холостого ходу)
		Reserved	Зарезервовано
		Power-Down	Режим мікроспоживання
		Power Save	Економічний режим

Біти 3,2 - ISC11, ISC10 (Interrupt Sense Control 1 Bits 1 and 0). Біти керування спрацьовуванням зовнішнього переривання по входу INT1. Зовнішнє переривання активується виводом INT1, якщо встановлено прапорець I регістра стану SREG і встановлена відповідна маска в регістрі GIMSK. У табл.4.4 наведено установку бітів для завдання спрацьовування за рівнем і фронтами.

Таблиця 4.4

Керування спрацьовуванням переривання INT1

ISC11	ISC10	Опис
		Запит переривання генерується по низькому рівню на вході INT1
		Зарезервовано
		Запит на переривання по спадаючому фронту на вході INT1
		Запит на переривання по наростаючому фронту на вході INT1

ПРИМІТКА: При зміні бітів ISC11/ISC10 переривання INT1 повинно бути заборонено очищенням відповідного біта в регістрі GIMSK. Інакше переривання може виникнути під час зміни бітів.

Біти 1,0 - ISC01, ISC00 (Interrupt Sense Control 0 Bits 1 and 0). Біти керування спрацьовуванням зовнішнього переривання по входу INT0. Призначення, конфігурація - див. біти ISC11, ISC10.

Читайте також:

<== попередня сторінка	\|	наступна сторінка ==>
Timer/Counter Interrupt Mask Register (TIMSK)	\|	Режими зниженого енергоспоживання.

Не знайшли потрібну інформацію? Скористайтесь пошуком google:

Генерація сторінки за: 0.019 сек.