Функціональне моделювання та функціональна верифікація.

Функціональне моделювання включає якісне моделювання для з'ясування питання про працездатність ВІС на рівні блоків (регістрів, лічильників, блоків пам'яті, програмувальних логічних матриць і т.д.). У цьому випадку затримки на блок задаються нульовими чи одиничними.

Функції блоку при функціональному моделюванні ВІС описуються мовою високого рівня, що получили назву “Мова опису проекту” (МОП).

За допомогою МОП розробник описує ціль проектування і встановлює зв'язок між розробником і виробником ВІС у доступній і зрозумілій інженеру формі. Крім того, проект повинен бути однаково зрозумілий і розробнику, і ЕОМ. У даному випадку МОП виконує комунікаційну роль між розробником ВІС, виробником і ЕОМ, що служить у даний час інструментом як проектування, так і виготовлення ВІС.

При проектуванні ВІС з використанням методології зверху вниз розробник часто використовує опис поведінки проекту на верхньому (функціональному) рівні з невизначеними часовими параметрами. Такий опис може бути промодельовано і верифіковано. Якщо результат задовільний, то опис розділяється на ряд підфункцій і здійснюється поведінковий опис кожної підфункції. Потім моделюється система на рівні даних підфункцій шляхом їхнього зв'язку через вхідні та вихідні інтерфейси. Якщо результати моделювання задовільні, то підфункції поділяються на підпідфункції. Для останніх також здійснюється поведінковий опис і моделювання. Такий процес поділу і моделювання продовжується доти, поки проект не буде достатньо деталізований (тобто може виконуватися за допомогою уже відомих компонентів і елементів) чи буде достатньо інформації для розробки (проектування) вузлів на основі найпростішого їх опису.

У загальному випадку ієрархічний опис на кожному рівні містить наступні види проектної інформації: специфікацію вхідного і вихідного інтерфейсів; інформацію про структуру проектованої ВІС (які блоки входять у проект і як вони з'єднані); поведінкову інформацію (як кожен блок реагує у відповідь на вхідні сигнали); фізичну інформацію про проект (фізичні параметри, технологічні допуски, геометрію компонентів, розміри областей і т.д.); інформацію про тести. Кожен рівень опису проекту може мати ієрархічну структуру компонентів. Компонент, у свою чергу, може бути розділений на частини і визначений як об'єкт проектування для наступного рівня. Для поведінкового опису проекту розробник може використовувати булеві вирази, дійсні і цілі числа або їх комбінацію.

Існують процедурні і непроцедурні МОП. Процедурні МОП використовують послідовне моделювання, непроцедурні мови − моделювання одночасно цілих груп описів, тобто паралельне. Хоча процедурні МОП легше піддаються опису, ЕОМ звичайно працює в режимі обробки непроцедурних. Окрім того, нотація (алфавітно-графічне зображення) непроцедурних МОП зрозуміліша для розробника.

Поведінкова модель може містити інформацію і про часові параметри. Для простих схем опис часових залежностей повинен бути відділений від опису логіки. Для складних схем такий поділ описів неможливий.

Верифікація на функціональному рівні, чи функціональна верифікація, є найважливішим етапом у створенні проекту на верхньому рівні його представлення. У даному випадку є тільки зовнішній опис майбутнього проекту по входу і виходу (тобто вимоги ТЗ). На цьому етапі легше всього скорегувати проект, видалити помилки, тобто задати оптимальну архітектуру ВІС, що задовольняє вимогам ТЗ.

Розглянемо більш докладно процедуру функціональної верифікації. На початковій стадії верифікації ВІС розглядається як “чорна скринька”. Такий підхід забезпечує перевірку вимог ТЗ по входу і виходу. Якщо проект коректний, то інформація з входу, виходу і проектна запам'ятовується. Якщо вихідна інформація не відповідає вимогам ТЗ, то відбувається деталізація саме тих частин проекту, що відповідальні за некоректну інформацію на виході. Коли джерело помилок локалізоване, то проект виправляється і знову виконується функціональна верифікація.

При верифікації використовується три рівні абстракції проекту: високий, середній і низький. На високому рівні абстракції проект може бути описаний мовою високого рівня, спеціально призначеною для моделювання систем у цілому. Як тільки аналіз проекту на даному рівні абстракції закінчений, здійснюється перехід до аналізу апаратних і програмних компонентів. Далі процес верифікації виконується на середньому рівні абстракції з залученням поведінкового опису і потім переходить на рівень функціональних блоків.

Розробник може переходити і на більш низький рівень абстракції і представляти блоки ВІС у вигляді логічних елементів. У випадку проектування аналогових ВІС розроблювач переходить на ще більш низький рівень абстракції (напівпровідникові елементи) із залученням апарата схемотехнічного моделювання. Слід зазначити, що функціональна верифікація є не аналітичним інструментом, а процедурним апаратом, за допомогою якого розробник може вирішити проблему коректності проекту.

Читайте також:

<== попередня сторінка	\|	наступна сторінка ==>
Верифікація та її типи.	\|	Логічне моделювання та логічна верифікація

Не знайшли потрібну інформацію? Скористайтесь пошуком google:

Генерація сторінки за: 0.003 сек.